教学课件PPT MCS-51单片机的硬件结构与工作原理.ppt

2.2.1 P0口结构 P0口直接做输出口时，输出信息的过程：（将0送到P0.0的过程) P0口直接做输入口时，输入信息的过程：（将P0.0处的1送入DB0.0的过程) 2.2.2 P1口结构 2.2.3 P2口结构 2.2.4 P3口结构 D CP Q Q ＆ 读引脚 读锁存 写控制信号 DB0.0 +5V P3.0 锁存器 第二功能输出 第二功能输入 作用: 1、P3口可以直接作为输入口或输出口使用。 2、P3口的引脚又具有第二功能。 1 ．当使用单片机内部串行口时，若CPU执行MOV A，SBUF指令，则P3.0(RXD)作为接收信号线，接收由外界串行输入的数据；若CPU执行MOV SBUF，A指令，则P3.1(TXD)作为发送信号线，串行发送数据至外界。 2．当单片机使用外中断时，P3.2（INT0）作为外中断0的中断请求输入线，3.3(INT1) 作为外中断1的中断请求输入线。 3．当单片机使用定时器，且定时器工作于计数方式时，P3.4（T0）作为定时器0的计数脉冲输入线，P3.5(T1)作为定时器1的计数脉冲输入线。 4．当单片机外扩RAM或I/O接口芯片时，P3.6（WR）作为RAM或I/O接口芯片的写控制信号，P3.7(RD)作为RAM或I/O接口芯片的读控制信号。 当P3口的一些引脚没有作为第二功能使用时，这些引脚就被释放，直接作为I/O口线使用。 返回 返回 D CP Q Q ＆ 读引脚 读锁存 写控制信号 DB0.0 +5V P3.0 锁存器 第二功能输出 第二功能输入 P3口直接做输出口时，输出信息的过程：（将1送到P3.0的过程) 1 0 0 1 注意：P3口做输出口时，内部数据经过锁存器送到P30---P37上。 由于内部有上拉电阻，所以P2口作输出口使用时，不用外接上拉电阻。 D CP Q Q ＆ 读引脚 读锁存 写控制信号 DB0.0 +5V P3.0 锁存器 第二功能输出 第二功能输入 0 P3口直接做输入口时，输入信息的过程：（将P3.0处的0送入DB0.0的过程) 0 注意: 1、P3口作输入口时，P30—P37上的信号经过缓冲器送到内部数据总线上。在读引脚之前，要先将锁存器置1，否则总是读到0。 2、CPU对P3口的读操作有2种：读引脚和读—改—写锁存器。 当CPU执行 MOV A，P3或 JB/JNB P3.x，标号 时，产生读引脚控制信号，此时读的是引脚的状态 。 当CPU执行读—改—写指令（以端口为目的操作数的ANL、ORL、XRL、DEC、INC 、SETB、CLR等）时，产生读锁存信号，此时是先读锁存器的状态，在修改之后，送回锁存器保存。 返回 一、并行I/O接口的内部结构 1. P0口的位结构与功能：8位漏极开路型双向并行I／O口 使用：P0口为三态双向口，即可作为一般I/O口使用，也可作地址/数据总线口。 1）P0口作一般I/O口----“读引脚先写1” “在输入数据时应先把口置1，使两个FET都截止，引脚处于悬浮状态，可作高阻抗输入” 2）访问外部存储器时，它是一个复用的地址/数据总线。（分时使用）输出地址总线低8位A7~A0（利用ALE信号的下降沿将地址锁存，锁存）作数据总线 D7~D0 8。 第二节 并行I/O接口 第二章 2 --- * P0口某位的结构图 第二章 2 --- * 2. P1口的位结构与功能 1）P1口也是—个准双向I／O口 2）应用：通常作一般I/O口用 3. P2口的位结构与功能 1）在结构上比P0口少了一个输出转换控制部分，多路开关MUX的倒向由CPU命令控制，且P2口内部接有固定的上拉电阻 。 2）P2口既可作为通用I／O口使用（先写“1”），又可作为地址总线口，输出高8位地址。（A15~A8） 第二章 2 --- * 4. P3口的位结构与功能 P3.0(RXD)：串行输入端。 P3.1(TXD)：串行输出端。 P3.2()：外部中断0输入端，低电平有效。 P3.3()：外部中断1输入端，低电平有效。 P3.4(T0)：定时／计数器0外部事件计数输入端。 P3.5(T1)：定时／计数器1外部事件计数输入端。 P3.6()：外部数据存储器写选通信号，低电平有效。 P3.7()：外部数据存储器读选通信号，低电平有效。 P3口与Pl口的输出驱动部分及内部 上拉电阻相同，但比P1口多了一个 第二功能控制部分的逻辑电路。 第二章 2 --- * 单片机的片外三总线结构 地址线(DBUS)：P0低八位地址，P2高八地址； 数据线(ABUS)：P0输入输出8位数据； 控制线(CBUS)：P3口的8位加上/PSEN、ALE共同完成 控制总线。 第二章 2 --