- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA课程设计——电梯控制
目录
一、 概述3
二、 原理设计3
三、系统仿真及硬件连接9
四、 总结 11
EDA 课程设计说明书
————————————————————————————————————————————
一、概述
EDA 技术,就是以大规模可编辑逻辑器件为设计载体,以硬件描述语言为系统逻辑
描述的主要表达方式,以计算机、大规模可编辑逻辑器件的开发软件及实验开发系统为
设计工具,通过有关的开发软件,自动完成用软件的方式设计的电子系统到硬件系统的
逻辑编辑、逻辑化简、逻辑分割、逻辑综合与优化、逻辑布局布线、逻辑仿真,直至对
于特定目标芯片的适配编译、逻辑映射、编辑下载等工作,最终形成集成电子系统或专
用集成芯片的一门新技术。
本程序采用Verilog DHL 编程语言进行全部的设计。
设计思路:
本设计主要控制两个模块,一个是八段控数码管,一个是8 ×8 点阵。数码管显示数
字1-7,用一个计数器控制。点阵图形用译码器译出,采用逐行扫描,用一个3 位计数器
控制扫描,图形的切换用数码管的计数器进位控制。
二、原理设计
本系统包括如下模块:
程序模块:1 位二进制计数器,3 位二进制计数器,4 位十四进制计数器,数码管控
制译码器,点阵控制译码器。
硬件模块:2 位八段控数码管,8 ×8LED 点阵。
数码管:“DES8.7 ”为2 位段控共阳数码管,其显示为静态方式。
标有 “DS8C ”即从右到左第8 位数码管的8 个段分别与“CPLD/FPGA 扩展板”的
“JP3_CF ”的“IO_DS8A~IO_DS8H ”相连接,当位控“IO_DS8 ”为高电平是该数码管
有效选中,此时的8 个段如为低电平时点亮,高电平时灭。
点阵:8 ×8 双色点阵扫描控制电路的光电是从屏左上角为起始点扫描,终止于右下
角像素点。所有的双色点阵是行共阴、列共阳。
当列共阳为高电平,行共阴为低电平,则所接到发光像素点点亮,反之,则所接的
发光像素点处于截止状态不发光。双色点阵一个像素点有两个发光管,分别为红和绿两
种,如同时发亮则为橙色。实验系统所显示的信号接线组“COL1_8R(T) ”为红色发光管
列共阳引线插孔,自左至右按顺序依次为“RA1~RA8 ”,“COL1_8G(T) ”为绿色发光管列
共阴引线插孔,自左至右按顺序依次为“GA1~GA8 ”,“ROW1_8(T) ”为行共阴引线插孔,
从左至右依次为“ROW1~ROW8 ”。
3 位二进制计数器:实现点阵的逐行扫描。
EDA 课程设计说明书
————————————————————————————————————————————
CLK1 为时钟信号输入,ENA1 为使能端,Q1 为四位二进制输出,COU1 为进位,此计数器为循环
计数。循环输出0~7,以此控制译码器输出,来实现循环逐行扫描。
源程序:
module cnt3e(Q1,COUT1,CLK1,ENA1);
input CLK1,ENA1;
output[3:0] Q1;
output COUT1;
reg[3:0] Q1;
reg COUT1;
always@(posedge CLK1)
begin
if(ENA1)
Q1=Q1+1;
if(Q1==b111) COUT1=b1;
else COUT1=b0;
end
endmodule
点阵控制译码器:实现箭头图形的输出及切换。
A 端根据输入电平高低图形切换,B 端接收六位二进制数,以此译出点阵列状态。
EDA 课程设计说明书
————————————————————————————————————————————
COUT1 输出列状态。
源程序:
module q(A,B,CUT1);
input A;
input[2:0] B;
output[15:0
文档评论(0)