利用Cadence工具画版图.ppt

利用Cadence工具画版图 中科院半导体所 赵 凯 2009.10 目录 Cadence简介 Cadence文件放置及目录结构 Cadence工艺文件tech.tf Layout Editor使用说明 Diva DRC/LVS使用说明 例：Cell Tutorial之Inverter。 参考文献 Cadence openbook： dfhelp.pdf divaref.pdf techfileuser.pdf vlehelp.pdf Cadence简介 Cadence是一个大型的EDA软件，它几乎可以完成电子设计的方方面面，包括ASIC设计、FPGA设计和PCB板设计。 Cadence在电路图设计、仿真、自动布局布线、版图设计及验证等方面有着绝对的优势，其全定制设计平台被称为Virtuoso。 在这里，我们只对Virtuoso版图编辑工具及Diva验证工具做简单介绍。 Cadence启动 正常登录：login 进入工作目录：cd project 启动Cadence工具：icfb 工作环境：DFII。Design Framework II。 交互界面：CIW，如下图。 Cadence文件目录 在CIW中，打开Tools中的Library Manager。 Cadence文件放置 在CIW选择Tools中的Library Path Editor。 Cadence工艺文件tech.tf 在CIW选择Tools中的Technology File Manager…。 Cadence工艺文件tech.tf 工艺文件用来描述工艺细节，比如图层、最小间距、 基本Device（如接触孔）、显示方式等。 Virtuoso Layout Editor Virtuoso版图编辑器用来设计全定制集成电路，是Virtuoso工具的基础。 可以用来执行如下操作： 1）新建或编辑多边形、路径、矩形、圆形、管脚pin、接触孔等； 2）将某个单元放入另外单元，形成层次设计； 3）创建自己的参数化单元版图。 4）导入、导出版图数据等。 版图编辑器设置 版图大师Virtuoso的设置很简单，对于一般的Cadence的用户而言，可能不需要进行任何设置就可启动版图大师。但有时必须设置快捷键，否则所有的快捷键就会失灵，给使用带来一些不便。在设计时，快捷键往往会有很大的作用。 与电路设计不同的是，版图设计必须考虑具体的工艺实现，因此，存放版图的库必须是工艺库或附在别的工艺库上的库。否则，用隐含的库将没有版层，即LSW窗口只有一个黑框，更无从画图了。因此，在设计版图前必须先建立自己的工艺库。 此外，显示对于版图设计也很重要，因此最后有自己的显示文件display.drf。 版图编辑器用户界面及使用方法 Layout Editor使用示例 关于Virtuoso Layout Editor的具体使用，在openbook中有一个很好的例子cell_design。 该教程浅显易懂，便于掌握，建议所有学习Cadence的人都该走一遍该教程。 该教程的访问顺序为： CIW -Help-CDSDoc-Virtuoso Layout Editor- Cell Design Tutorial。 Cell Design Tutorial 图层定义及操作 版图是元器件制作过程的抽象化，是设计人员和工艺人员之间进行沟通的桥梁； 每个图层代表着每项工艺的操作范围； 图层数据通过掩模工厂的加工得到掩模版； 工艺人员利用掩模版对晶圆片进行相应操作，通过刻蚀、注入、氧化等工艺步骤获得期望的图形； 常见的图层有：有源区、N+/P+注入、阱注入、多晶硅、接触孔、金属、PAD孔等。 层操作 层操作 层操作 Contacts Contacts Diva工具介绍 Diva是一种在线的版图验证工具套装。 常用的有： DRC：Design Rule Check，设计规则检查； LVS：Layout Versus Schematic，版图电路图比较； LPE：Layout Parasitics Extraction，寄生参数提取； 在tech Lib文件夹下有三者相应的规则文件。 Diva检查 例子：Cell Tutorial之Inverter 例子：Cell Tutorial之Inverter 例子：Cell Tutorial之Inverter 例子：Cell Tutorial之Inverter 例子：Cell Tutorial之Inverter 例子：Cell Tutorial之Inverter 例子：Cell Tutorial之Inverter 例子：Cell Tutorial之Inverter 例子小结 提问？ * CIW(Command Interpreter Window) Cadence工具