IC工艺-10-2-1.pptVIP

标准 MOS晶体管是自隔离，MOS可有较高的密度，但邻近的器件会有寄生效应。 希望场区的VTF大，VTF要高于电源电压3－4 V，保证寄生MOS管的电流小于1 pA。 器件间距近或温度升高均会使VTF下降。T从25??125 ?C，VTF下降2 V。 薄氧化层和很厚的氮化硅层所产生的过大应力可以被多晶硅吸收。 典型工艺：150A的热氧化硅----500A的多晶硅----1500A的氮化硅 鸟嘴可减小至0.1-0.2mm。 薄氧化层和很厚的氮化硅层所产生的过大应力可以被多晶硅吸收。 典型工艺：150A的热氧化硅----500A的多晶硅----1500A的氮化硅 鸟嘴可减小至0.1-0.2mm。 1 * Polysilicon gate is patterned before source and drain are created – thereby actually defining the precise location of the channel region and the locations of the source and drain regions. This allows for very precise positioning of the source and drain relative to the gate. Note that can’t completely stop lateral diffusion – accounts for difference between drawn transistor dimensions and actual ones * * Two mask steps; Flat surface; Common used in advanced CMOS IC High energy, low current implanters Furnaces annealing and driving-in 阱注入决定了晶体管的阈值工作电压，同时可以减轻CMOS电路的一些常见问题如闩锁效应等。 * * 　　阱中器件沟道的掺杂浓度高于直接制作在衬底上的 ?体效应随掺杂浓度的增加而增加(如：沟道迁移率和输出电导下降、结电容增加等)?阱内的器件速度固有地比衬底中的同样器件速度慢； 　　典型的阱掺杂浓度比衬底高几个数量级，所以衬底浓度的任何不确定性将不影响阱的浓度。 * * 先采用高能量、大剂量的注入，深入外延层大概1um左右；随后再在相同区域进行注入能量、结深及掺杂剂量都大幅度减小的阱注入。 目标：优化晶体管的电学参数。 　 该技术由于采用高能离子注入将杂质直接注入到所需深度，从而避免了杂质的严重横向扩散。 而且由于表面处的杂质浓度较低(常称为反向阱)，除了提高集成度外，还有助于减少CMOS结构中寄生双极晶体管效应，从而减少闩锁效应的发生。 为了制造实用的MOS管，在N阱CMOS工艺中一直谨慎的减小阈值电压。 LOCOS可使用厚的场氧来提高场区的阈值电压，避免在场氧下形成反型层(寄生沟道 )；同时在场区下面选择性注入一些杂质来提高厚场区的阈值电压。 P区接受P型的场区注入，N区接受N型的场区注入。场区注入通常是在氧化之前进行。 * * * * 所有场氧生长的地方都需要进行场注入： * 场区注入时可以确保场氧在较大电压偏置下不会形成反型层，即形成寄生沟道； * 重掺杂下的反偏PN结的反向漏电流很小，确保两个MOSFET之间不会导通。 未经调整的PMOS管的阈值电压在-1.5V到-1.9V 之间，NMOS可能在-0.2V到0.2V之间。所以在栅氧(厚度在0.01um~0.03um)生长后，一般在栅氧区注入硼来进行阈值电压调整。 * * 工艺上一般同时对NMOS和PMOS进行阈值电压调整，将NMOS 阈值电压调整到0.7~0.8V, PMOS调整到0.8V~0.9V。 阈值电压调整可以 降低阱的掺杂浓度。 * * * Channel Stop Implantation, Boron * Oxide Etch Back, Stop on Nitride * Strip Nitride, Oxide Etch Back, Oxide Annealing * * No need for channel stop ion implantation to raise the field threshold voltage； * Pad Oxidation and LPCVD Nitride * STI Mask * * * Etch Nitride, Oxide, and