FPGA_CPLD数字系统设计实践.pptVIP

数字系统设计实践 任务分析 根据常识，“秒”、“分”和“小时”之间存在各自独立又互相联系的计数和进位关系，“秒”和“分”的计数模式相同，每计数满60个时钟清零并重新开始计数，相当于一个六十进制的计数器。“小时”的计数模式是每计数满24个时钟就进行清零并重新开始计数，相当于一个二十四进制的计数器。所以，六十进制和二十四进制的计数器模块设计是本任务的核心模块。 计数信号来自于开发板提供的时钟信号，这里采用的开发板系统示例中，晶振频率为50MHz，而秒的计数周期是1秒，所以需要对该时钟信号进行分频，因此，分频器模块是本任务中另一个重要模块。 “秒”、“分”和“小时”的计时过程都需要通过LED显示器进行显示，所以还需要设计显示控制模块。 根据以上分析，本任务需要设计的模块如下： ）分、秒和小时的计数器模块； ）分频器模块； ）显示控制模块。 系统设计系统结构框图 系统设计系统2）系统接口信号描述 数字系统设计实践 系统设计系统结构框图 数字系统设计实践 系统设计系统结构框图 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 顶层模块设计 数字系统设计实践 任务小结 数字系统设计实践 任务分析 数字系统设计实践 系统设计 数字系统设计实践 系统设计 数字系统设计实践 系统设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 任务分析 数字系统设计实践 系统设计 数字系统设计实践 系统设计 数字系统设计实践 系统设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 模块设计 数字系统设计实践 任务小结 数字系统设计实践 任务分析 数字系统设计实践 任务分析 数字系统设计实践 2．系统设计 数字系统设计实践 2．系统设计 3．模块设计 3．模块设计 3．模块设计 3．模块设计 任务小结 任务分析 任务分析 系统设计 系统设计 系统设计 模块设计 模块设计 模块设计 模块设计 模块设计 模块设计 系统仿真 任务小结 系统设计 任务分析 任务分析 系统分析 模块设计 模块设计 模块设计 模块设计 系统仿真 任务小结 任务20 多功能秒表设计 任务24自动售货机设计 任务24自动售货机设计 矩阵按键第二行输入 1 bit I keyin1 矩阵按键第一行输入 1 bit I keyin0 七段数码管的段码 7 bits O m 动态显示的扫描片选信号 4 bits O scan 8个LED数码管 8 bits O led 系统复位信号 1 bit I rst 系统时钟输入 1 bit I clk 含义 位宽 I/O 信号名 任务24自动售货机设计 核心控制模块设计 任务24自动售货机设计 核心控制模块设计 出货、退币状态 2b10 等待买货状态 2b01 等待投币状态 2b00 状态含义 状态代码 根据前面已经设计好的状态转换图，对所有的状态进行编码设计。由于系统包括三个状态，因此可以设计两位寄存器来对所有的状态进行编码。 任务24自动售货机设计 核心控制模块设计 下面按照三个状态逐一分析状态之间的转换关系，以及输出如何。按照系统要求，有8个按键输入，首先定义每个按键的具体含义，如表6.34所示。 出货、退币 购买17元物品 购买10元物品 购买6元物品 购买3元物品 投币20元 投币10元 投币5元 7号 6号 5号 4号 3号 2号 1号 0号 任务21多功能数字钟设计 3）系统接口信号描述 秒钟计时低位译码输出信号 7bits O slout 秒钟计时高位译码输出信号 7bits O shout 分钟计时低位译码输出信号 7bits O mlout 分钟计时高位译码输出信号 7bits O mhout 小时计时低位译码输出信号 7bits O hlout 小时计时高位译码输出信号 7bits O hhout 闹铃输出信号 1bit O alert 闹钟设置的标志信号 1bi