功率MOSFET电压额定值揭密.docVIP

功率MOSFET电压额定值揭密 Sanjay Havanur Vishay公司 X 关注成功！ 加关注后您将方便地在 我的关注中得到本文献的被引频次变化的通知！ 新浪微博 腾讯微博 人人网 开心网 豆瓣网 网易微博 MOSFET产品数据表提供两种电压额定值:VDS和VGS, 并分别规定其绝对最大值电压和额定电压。这两个数字通常是相同的, 但制造商使用它们的语境和目的有所不同。按照定义, 绝对最大值电压是与长期可靠性和/或存续 (survival) 有关的限值, 而额定电压用于描述器件的特性和作为其他测量的参考值。 大多数认证测试都是在额定电压或其一定百分比条件下进行。例如, 从漏极到源极或从栅极到源极的漏电流是在额定电压以及正常环境和升高的温度条件下测量和规定。高温反向偏压 (HTRB) 或高温栅极偏压 (HTBG) 等认证测试则是在80%额定电压条件下进行。 在此语境下, 对集成电路和分立器件的额定电压与绝对最大值电压加以比较可能是有用的。集成电路有一个建议外加电压范围, 旨在提供性能保证。这些限值由内部电路和偏置条件决定。此外, 所提供的绝对最大值限值总是高于建议或工作最大电压值。 在集成电路的情况下, 这些值由工艺决定, 超出后可能对器件造成永久损害。相比之下, MOSFET没有电压“工作范围”;它们可在从零向上的任何电压 (包括额定电压) 下工作。但由于绝对值与额定值是相同的, 所以重要的是在所有工作条件下都不超过其中任一限值。 本文的目的是揭密有关MOSFET电压额定值的一些问题。文中将解释由于VDS或VGS值过大而导致器件损坏的底层机制和失效模式, 以及可能产生这些过压的工作条件;然后讨论与用于开关应用的功率MOSFET的降额有关的问题, 包括审视行业标准 (例如具有自己的建议降额准则的IPC9592) , 以及设计工程师在按照其应用对功率MOSFET进行降额时必须琢磨的设计考虑事项和权衡。 过压引起的失效 无论有意还是无意, MOSFET都有可能在工作期间承受可导致其损坏的较高电压。过压的产生有不同的方式, 器件失效的机制也有不同。 图1显示了典型沟槽式MOSFET的横截面及其等效电路。其结构特别令人感兴趣的部分是结, 亦即体二极管和寄生双极结型晶体管 (BJT) 形成的位置。反向二极管是p+body扩散到nepi的结果, BJT是在n+源接点在顶部扩散时形成的。 有一点需要记住, 原理图只是集总表示, 电阻器、电容器或体二极管等电路元件实际遍布于整个图。同时, 典型的MOSFET可能由数百万并行工作, 但在所有方面都是由不相同的晶胞组成的。整体器件在极端条件的存续是由这几百万晶胞中最弱的晶胞决定的。 在漏极和源极之间施加反向偏压后, p n结上产生一个电场。当外加电压增加到超过额定值时, 达到临界场, 这时结不再能够承受外加电压。碰撞电离迅速加强, 导致载流子雪崩式倍增。由此产生的反向电流倾向于在p body中横向流动 (如图1 (a) 所示) , 这是由于电场在结沿着栅极沟槽轮廓弯曲的位点是最强的。图1 (b) 中原理图上的红色虚线代表电流。 图1 典型沟槽式MOSFET (a) 的横截面和等效电路 (b) ??下载原图 随后可能由于晶粒过热或寄生双极闭锁而出现失效。当RB上的压降足以使寄生B J T正向偏压时, B J T导通, 导致灾难性的失效。MOSFET设计技术的许多进展就是为了最小化基极电阻RB, 以防止双极导通, 但没有MOSFET能够完全防止闭锁。 结温是引起失效的一个重要原因。硅电阻率会随着温度上升而增加, 同时基极发射器结的正向偏压降低。更高的RB与更低的阈值结合起来, 导致双极在极低电流下导通。 自相矛盾的是, 发生雪崩式击穿时的临界场值也会随温度上升而增加。在较高的结温值TJ下, 器件能够在达到与温度相关的临界场之前承受更大的VDS值 (pn结上) , 这通常反映在高压MOSFET (HVM) 的额定电压规格中。600V MOSFET在TJ=25℃下具有650V的额定值, 在TJ=150℃下具有更高的额定值。但额定值改善对用户没有多大好处, 因为这仅在VD S逐渐增加的稳定状态下才有意义。在所有实际应用中, 高VD S总是伴随着大漏电流, 从而导致双极闭锁。 MOSFET工作电压远超额定VDS的一个常见应用条件是非钳位感应开关 (UIS) 。标准UIS电路和简化波形如图2所示。尽管过压和雪崩击穿显而易见, 但应当注意是, UIS是电流驱动的瞬态事件。这种情况下的雪崩电流与图2 (b) 中红色虚线代表的峰值电感器电流相同。这时p n结击穿并形成必要和足以吸收强制电流的电压。 图2 标准UIS测试设置 (a) 和简化波形 (b) ??下载原图 通常, UIS额定值仅与器件