PLX+PCI9054与TMS320C6701+HPI口通信的设计与实现研究.pdf

PLX PCI9054与TMS320C6701HPI口通信的 设计与实现 高超周建江 南京航空航天大学南京210016 配置空间的基地址寄存器及它们所决定的请求地址空间的类型和大小；本系统中PCI9054的 工作模式和传输方式；阐述了硬件系统的基本组件；介绍在WDM驱动中通过对相关寄存器 HPI 的访问和设置实现主机与TMSC67011：7的通信，最后给出了本系统的测试结论。 l PCI9054HPIWDM 关键词：1MSC670 1 引言 C6701芯片具有高速的处理能力以及出色的对外接口能力，其内有8个并行处理单元， H 分为相同的两组，采用甚长指令字VLIW结构。芯片的最高时钟频率达到167Mz，此时浮 点运算处理能力可达到l 有高性能的外部存储器接口(EMIF)，提供了与同步屏步存储器的直接接口。片外存储空间 (HPI)【I J。本文主要在基于DSP的PCI数字中频接收机的基础上进行阐述，该接收机要求在 PC机发出工作指令后。执行连续的处理和数据输出。此处选用TMSC6701，使它的高速处理 能力得到了充分发挥，并为后续的研究提供了很好的硬件平台。 2 C6701的主机口(HPI) 主机口HPI是—个并行端口。主机(也称上位机)掌管该接口的主控权，通过它可以直 放当前主机从存储空间读取的数据，或是主机要向DSPs存储空间写人的数据。I-IPIA用于存 何—个寄存器的访问，主机都需要在HPI总线上顺序进行两次b_aLfword的存取。一般主机不 应打断这样的两次存取，一旦打断可能会引起整个数据的丢失。如果前一次HPI的访问尚未 ·845· 选中I-IPID(带地址自增)，11选中HPID(不带地址自增)。 表1 HPIC寄存器高16bit 31 30 24 23 22 2l 20 19 18 17 16 表2 HPIC的控制意义 控制字段 功 能 Hal卜唧oldorder bit,控制传输的第一个16bit是MSB还是LSB，对传输的数据和地址都有影 H、VOB 响，只能由主机修改该位的设置 DSPnrr主机处理器向DSP(CmMA)发出的中断 HDrr DSP向主机发出中断 HRDY 输出到主机的ready信号 主机的取数申请，对该位读的值始终为0：由主机写入I表明主机申请到lIPID取数(对应地 FETCH 址在HPIA中)．但实际上该位并不会真正被置为l 3 PCI9054的主要特点与实际应用 总线规范2．2版，支持双地址周期；有两个互相独立的DMA通道；有六个可编程的FIFO， 操作；可编程的本地总线操作速率高达50MHZ，支持总线复用月E复用的32bit地址／数据线； 款性价比很高的芯片。PCI9054的配置空间有6个基地址寄存器(o_-5)，它们的值决定请求 在数字中频接收机中，PCI9054工作在C模式，采用16bit的突发传输方式，本地地址空间可 M 寻址大小为1MB，l 空间(tt-算机自动分配)为e3000000 为800000001H。其中，LASOBA的最低位置成“1”，表示PCI直接从模式访问本地地址空间 0，使能译码；写“0’侧禁止使能。LASOBA的最高位置成“1”是由对DSP的地址访问所决 定的。本接收处理卡硬件电路主要由如下几个部分组成：ADI公司的AD9631高速运放、ADI 4系统硬件设计方案 ·846· LHOLD