积体电路设计认证实作测验说明 数位电路设计.pdfVIP

積體電路設計認證實作測驗說明 – FPGA 數位電路設計 – 著作權所有，非經同意，不得翻印轉載 本文件旨在說明「FPGA 設計認證考試」之測試方式，以供參與該認證測試 考生參考用，冀望讓實作測驗能真正達到衡量考生實作能力的目標。 本實作認證考之目的主要是測驗出考生對FPGA 設計流程中軟體操作能力是 否純熟，請考生針對實作題目中所列之設計流程項目多加練習。於HDL 程式設計 部分，雖各授課單位均有上VHDL 或Verilog 硬體描述語言，但基於體諒學員初學 者的角色，故於每次的FPGA 認證實作測驗中均會給於該測驗的RTL code ，直接 讓學員做design entry 用，唯可能會在參考用的RTL code 中加入一到三個語法錯 誤，要求學員利用FPGA 合成軟體進行除錯。 測試項目： 基於FPGA 廠商分為Altera 及Xilinx 兩方，各有各的EDA 工具，所以FPGA 設計認證考試實作題目依所測試的FPGA 廠商而異。 若考生參加的是Altera FPGA 認證，則實作測驗會由以下項目抽測(FPGA 軟 體為Quartus II) ： 1. design entry (包括project 的建立，可能包括debug) 2. Synplify Pro synthesis 3. functional simulation with Waveform editor 4. functional simulation with ModelSim 5. timing simulation with ModelSim 6. pin assignment 7. full compilation (要能full compilation 且無error) 8. timing analysis 9. download operation and physical verification 10. SignalTap II in circuit debug 若考生參加的是Xilinx FPGA 認證，則實作測驗會由以下項目抽測(FPGA 軟 體為ISE) ： 1. design entry 2. XST synthesis 3. Synplify Pro synthesis 4. RTL simulation (post-translate simulation) 5. function simulation (post-map simulation) 6. timing simulation (post-place route simulation) 財團法人國家實驗研究院 國家晶片系統設計中心 FPGA 數位電路設計認證實作測驗說明 1 著作權所有，非經同意，不得翻印轉載 7. timing analysis 8. pin assignment 9. download operation and physical verification 不論是Altera FPGA 認證、或是Xilinx FPGA 認證，在simulation 部分一律採 用出題單位所指定的testbench 檔；此部分也可能由出題單位指定testbench pattern 而要求考生寫出對應的testbench 檔。而simulation 時所搭配之ModelSim 軟體，一 律採用ModelSim SE 版，於電路模擬所需之simulation library ，由當年度出題單位 決定是否由考生自行合成，或是由考場提供合成simulation library 的script 檔供考 生使用。站在提升IC 設計與FPGA 使用水準的立場而言，希望諸位考生均能具備 自行合成simulation library 的能力。 檔案位置： 不論是Altera FPGA 認證或是Xilinx FPGA 認證，於實作試題卷上均會指明將 各階段之設計檔案儲存在特定的目錄位置 ；考生應配合這些要求，將對應的設計 檔產生出來，並複製到指定目錄位置，以便評分小組進行評分。若於考生有完成 測試之流程，卻未將設計檔複製到指定目錄