局部放电数据采集系统PCB电磁干扰的抑制方法研究.pdfVIP

6．结论 调制方法较传统SVPWM调制方法其开关损耗降低了33“。实验验证本设计能够实现高功率因教，具有 控制算法简单．直流利用率高的特点。 参考文献 [1]黄倥．±，＆安著电☆电}蛮藏技术第!艟．nn：n槭I业m版杜．1993 [妇詹长n，#薛．赵自炳，等i于电＆空问先量PWM脉宽调制方置的新女=电平高彝整*嚣*究自技术学报． 1999年{月．第14卷．第2期60一64 【3]州自平崞，PICl6F87X单片机实用轼件与接口技木．n麻舡§航i大掌＆颇#． 作者简介 t吉t．月，1982年4月i．2005年7月丰Ⅱftmit^学．目女在# 王宏伟 白保东 (沈阳工业大学电气工程学院110023沈阳蕊空职业技术学院110043) [摘要]丰文提＆基干DSP在蝮监测局部放电的系统PCB电磁干扰的抑制方法和设计思想。用干局 部放电检测单元降低和消路电磁干扰，提高设备和系统的抗电磁干扰能力，实现设备和系统的电磁兼客， 最大限度的发拜设备和系统的兢能。对变压霉的局部放电进行在线监测是保证供电可掌性的重大技术措 施，共有E大的经济和社会兢苴。但是现好大量干扰信号的存在，严重地影响7盐测的可童性和曼敏度． 因此千挽的押制和端脖是在蝮蓝测变压嚣的局部艘电的一个关键环节。奉支克舟利用硬件设计庄遵循的厚 则，从布局、希鳗、器件(电再砖波嚣，电尊厢高变压嚣、信号厢爵变压墨)这几十方面进行研究对干 扰信号进行抑制。毗俚后续采用软件方法进行散据赴理。对干扰进行抑制，井提取局部赦电信号。进一步 提高抗干扰照力。 [关键词]电磁兼巷 电磁干扰PCB局部敲电敷宇信号赴理 1．引言 随着电子技术的发展．PCB的密度越来越高．PCB设计的好坏对电路的干扰及抗干扰能力影响很大。 要使电子电路获得最佳性能，除了元器件的选择和电路设计之外．良好的PCB布局布线在电磁兼容性中 也是一个非常重要的因索。 本文舟绍一种基于数字信号处理器的局部放电PCB电磁兼容性设计的方法．实现对变压器内部局部 放电信号中产生了电磁干扰的抑制。 2．产生系统干扰主要原因 主要原因是射频干扰和橐成芯片内部的元件非常密集．很容易受到外界干扰静电放电．还有随着越来 82 越多的电子设备接人电力主干网，潜在的电力干扰出现。自兼容性系统内部各个元件之间，导线与元件之 间由于性能不同而产生的干扰，还有线路和其他领近电力设备的各种放电干扰等等。 设计应遵循以下原则 3．1 通用原则 屏蔽方面采用金属机壳或用金属封装的元器件能有效地抵制外界射频信号的干扰[1]。电源线，地线的 走向与数据传输方向一致，以提高电路的抗干扰能力。接地地线应尽量加粗，因为地线上的电流一般是印 制板上允许电流的三倍，故地线线宽一般在2—3mm以上。所有地线应构成闭合环路等。电源线的线宽 应大于lmm，电源线和地线应尽可能靠近，设计时应用4层板，将电源或地走线布置在中间某一单独的 板面上，布置在顶层或底层的元件或导线彩电镀过孔方式连接，这样为射频干扰信号提供了一个低阻抗的 接地路径[2]。滤波去耦最常见的方法是在各关键部位或核心元件周围配置适当的去耦滤波电容。 3．2布局时应考虑： 围绕DSP核心元件进行布局。元件应均匀，整齐，紧凑地排布在PCB板上，尽可能减少和缩短各元 件之间的引线连接。应尽可能把元器件平行排列，易受干扰的元器件不能放置太近。位于PCB板边缘的 元器件，离电路板边缘一般不小于2mm，电路最佳形状为矩形。重要是对器件进行布置b如果器件分布 很散，器件之间的印刷线条长，阻抗增加，抗噪声能力下降。如果集中布放，则散热不好。因此，必须根 据电路的功能单元，对电路的全部元器件进行布局。同时考虑到电磁兼容、热分布、敏感器件和非敏感器 件、I／O口、复位电路、时钟系统等因素。 3．3布线时应考虑： 必须先对所有信号线进行分类，对控制、数据、地址等总线进行区分，对I／O接口线进行分类。先 布时钟、敏感信号线，再布高速信号线。印制电路板导线拐弯处一般取圆弧形，如果必须使用大面积铜箔 时，最好采用栅格状。输入、输出端用导线应尽量避免相邻平行，以免发生反馈耦合。PCB导线的最小 要呈“井”字分布，要为模拟电路专门提供一条零线。 3．4器件 3．4．1电源滤波器 采用开关电源时必须使用电源滤波器一个好的滤波器有助于减少通过电源线进出电磁干扰辐射。电 源滤波器中的差模电容器一般为毫法数量级，而共模电容器出于安