FPGA互连结构与布局布线算法研讨.pdf

摘要 捅费 Gate 现场可编程门阵Y0(FPGA，FieldProgrammableArray)由于能够进行编 程、除错、再编程的重复操作，并可以充分进行开发验证，被认为是构建半导体 imegrated circuit)环境能更快实现相容的设计，而且风险更低。各种不同规模的 电路在FPGA中实现的布通率和性能与FPGA结构紧密相关。随着集成电路的设 计规模越来越大，FPGA为了满足这种设计需求，其规模也越做越大，传统结构 的FPGA无法满足实际设计需求，在硬件结构设计上带来了巨大挑战，也对计算 机软件提出了新的要求，各种复杂问题都集中到布局布线(P＆R)这一步，以期提 高各种电路在FPGA中的布通率，减少时延。于是，如何设计通用布局布线工具 寻求更为优化的FPGA硬件结构，如何改进布局布线算法实现现有FPGA结构的 高效利用成为探索的方向。 FPGA的基本组成部分包括：可编程逻辑单元、输入输出单元和可编程互连 资源[1】。其中，互连线，开关盒(SB，Switch Box) Box)和连接盒(CB，Connection 是组成FPGA可编程互连结构的主要部分。对于特定的FPGA结构，合理利用 FPGA逻辑单元阵列和通道中已有的布线资源，实现电路功能和提高性能，是布 局布线的目标。 针对传统岛型FPGA结构，本文提出了通用开关盒层次化模型，内层模型可 用于描述任何四边开关盒结构。在此模型基础上，本文提出了新型开关盒结构 JSB，比三种经典开关盒在布通率上有了较大提高；另外，通过建立开关盒外层 模型，灵活分布FPGA纵横通道内可编程互连线，增大通道内异种互连线间连接 的可能性，本文提出了～种优化策略，．优化了电路时延。 目前商用FPGA将传统的开关盒与连接盒合并，本文在学术上提出了通用布 线块(GRB，GeneralBlock)的可编程互连结构，在GRB结构中加入管脚之 Routing 间的快速连接以及管脚与不同通道互连线的连接，以一定的面积为代价，大大提 高了布通率和时延。 了带有时钟、总线、宏模块布局的布局算法，充分利用了FPGA中的各种逻辑资 源，支持各种电路在FDP250K芯片中的应用。 关键字FPGA；布通率；时延；开关盒层次化模型：通用布线块 中图分类号TN4 第1页 共“页 to Oilsemiconductor thefastest designs tobe waydevelop FPGAisconsidered Using for can useFPGA repeatedly chips，becausedesigners risk． ASICwithlower thesame fasterthan designs implements r印ro莎舢ing．FPGA FPGAarchitecture· inFPGA on circuits