数字钟的设计与制作 数电课程设计.docVIP

数字电路课程设计 设计题目： 数字钟的设计与制作 指导教师： 专业： 电子通信 姓名： 学号： 电子机械系 数字电路产品在生活中有着极其广泛的应用，包括计算机、数字通信、智能仪器仪表、自动控制及航天等领域中。这些给人们带来了生活，工作等方面带来了极大的方便。数字电路的发展，使得这门课程对于我们来说是很有必要学好。数字电路设备实现简单，速度和可靠性好。抢答器在比赛等场合中不可缺少的设备。本文就是从数字电路芯片的功能中得到启示，利用功能不同的数字电路芯片的组合来实现多路抢答器的功能。其中介绍几个主要集成芯片的管脚功能和用法。最后介绍多路抢答器的原理和设计过程。总结与改进部分，讲一些电路在实际设计调试中的不足，并加以改进 1、设计目的 ： 1.熟悉集成电路的引脚安排；2.掌握各芯片的逻辑功能及使用方法； 3.了解面包板结构及其接线方法； 4.了解的组成及工作原理； 5.熟悉的设计与制作。 要求： 1. 附上有关资料和图纸 2.自行装配和调试，并 3. 写出心得体会。 1．? 数字钟的构成数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，“星期”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒、星期”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。每累计24小时，发出一个“星期脉冲”信号，该信号将被送到“星期计数器”，“星期计数器” 采用7进制计时器，可实现对一周7天的累计。译码显示电路将“时”、“分”、“秒”、“星期”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器及星期计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进计数器，星期计数器为7进制计数器。 译码驱动电路 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。直流稳压电源 在电子电路中，通常都需要电压稳定的直流电源供电。它是由电源变压器、整流、滤波和稳压电路等四部分组成。本设计采用的直流稳压电源，输入为220V的交流电，输出为5V左右的稳定电压。 2．数字钟的工作原理 1）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。2）分频器电路数字钟的晶体振荡器输出频率较高，为了得到１Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。将32768Hz的振荡信号分频为１Hz的分频倍数为32768（215），即实现该分频功能的计数器相当于15极2进制计数器。这里用一个14级2进制计数器和一个1级2进制计数器。 2进制计数器我们采用CMOS管CD4013B。CD4013B其实是一个双D型触发器。它是由两个相同的、独立的数据型触发器组成。每个触发器有独立的数据、置位、复位、时钟输入和Q和— Q输出。在时钟脉冲正变化沿时预置在D输入的逻辑电平转换至Q输出。时钟置位和复位是独立的，分别通过在置位或复位线上高电平完成。3）时间计数单元 时间计数单元有时计数、分计数、秒计数和星期计数等几个部分。时计数单元一般为24进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码；星期计数单元为7进制计数器，其输出也为两位8421BCD码形式。 一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选CD4518） （74LS48功能表） 3.调试中出现的问题以及相应的解决方法 1）一口气接完了所有的电路图后，启动电源，发现所有的数码管都是0