第二节 加法器和数值比较器.pptVIP

第二节 加法器和数值比较器 一、半加器 半加器是算术运算电路中的基本单元，是完成1位二进制相加的一种组合逻辑路。 所谓半加是指只考虑两个加数本身,而不考虑由低位来的进位。半加逻辑关系如表10-3所示。 真值表 逻辑图 二、全加器 所谓全加是指两个1位数相加时,还要考虑从低位来的进位，产生求和结果向高位进位。能实现全加的电路叫全加器，它也是算术运算的基本单元电路。全加逻辑关系如表10-4。 真值表 卡诺图 全加器逻辑图 多位加法器 1.串行进位加法器 多位数相加可以采用并行相加串行进位的方式完成。图10-6是两个三位数和相加的原理图。 超前进位加法器 2.超前进位加法器 超前进位加法器每一位的进位只由两个加数决定,而与低位的进位无关。各位的进位可以并行产生,大大地提高了运算速度。 四、数值比较器 数值比较器是实现对两个数进行比较的电路。两个数A和B相比较，其特点有A＞B、A＜B、A＝B三种情况。 1.一位数值比较器 两个1位数A和B，其取值只能是1或0，A和B两数的比较真值表，如表10-5所示。 1位数值比较器真值表 1位数值比较器的逻辑图 多位数值比较器 2.多位数值比较器 下面分析两个三位二进制数A=AAA和B=BBB的比较情况。利用1位比较器的结果，可列出简化真值表。由真值表可写出逻辑表达式。 74LS85的逻辑符号 图10-8所示是74LS85的逻辑符号及引脚说明。 3.数值比较器的位数扩展 用两片74LS85级联形成的，对两个8位数进行比较的扩展图。图中两片集成块采用串联形式。 * * 加数A 加数 和数F 进位数C 0 0 1 1 0 1 0 1 0 1 1 0 0 0 0 1 图10-3 半加器 a.逻辑图 b.逻辑符号 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 图10-6 3位串行进位全加器 A B FA＞B FA＜B FA=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 *