EDA课程设计报告-数字电子钟.doc

EDA课程设计报告 ——数字钟设计 班 级： 学 号： 姓 名： 一、设计任务 设计一台能显示时、分、秒的数字钟。具体要求如下： 由实验箱上的时钟信号经分频产生秒脉冲； 计时计数器用24进制计时电路； 可手动校时，能分别进行时、分的校正； 整点报时； 选做：可设置闹时功能，当计时计到预定时间时，扬声器发出闹铃信号，闹铃时间为4s，并可提前终止闹铃。 二、 试验目的 掌握时十进制、六进制和二十四进制计数器的设计方法。 掌握多位计数器相连的设计方法。 掌握多位共阴极扫描显示数码管的驱动及编码。 三、总体设计方案实现基本的计时功能，输入Hz的时钟，采用24小时制计时，能显示时、分、秒校正功能时分校时当计时器运行到59分9秒开始报时设定闹钟，当按下闹铃开关时，可在规定时间闹铃，当开关复位时，闹铃停止。秒计数模块：秒计数，在频率为1H的时钟下以60次为循环计数，并产生进位信号影响分计数；?分计数模块：分计数，在秒进位信号为高电平时，计数一次，同样以60次为一个循环计数，同时产生分进位信号影响时计数；? 时计数模块：时计数，在分进位信号为高电平时，计数一次，以24次为一个循环计数；频率产生模块：产生Hz的计数频率 (5)? 时间显示模块：通过，同时进行一定频率的扫描显示时，分，秒。? 时间设置模块：设置调试使能端，可以调时，分。基本功能是在使能端为高电平时，可以使时和分循环计数；? 整点报时模块：在秒计数到50秒时，同时分计数到59分开始，器产生，到整点是产生的鸣叫。?闹钟模块：在设定闹钟闹铃时间后，当闹钟使能端有效时，可在闹铃时间闹铃，通过人工拨0后停闹一个基本的数字钟电路主要由译码显示器、时，分，秒计数器和定时器组成。干电路系统由秒信号发生器、时，分，秒计数器、译码器及显示器、电路组成。 1HZ 图1 数字钟的系统框图 该系统由振荡器、分频器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。石英晶体振荡器和分频器产生整个系统的时基信号，它直接决定计时系统的精度。“秒计数器”采用六十进制计数器，每累计60秒向“分计数器”进位；“分计数器”采用六十进制计数器，每累计60分向“时计数器”进位；“时计数器”采用二十四进制计数器，按照“24翻1”规律计数。“时、分、秒”计数器的输出经译码器送显示器显示。校时电路用来当计时出现误差时对“时、分、秒”进行校对调整。整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后去触发音频发生器实现报时。 本程序实现的功能并不复杂，故本课程设计并未采用例化语句，而是将各个模块的功能整合到一起，采用一个结构体多个进程来实现。 四、调试过程 程序完成后，首先要做的便是仿真，观察仿真图，改变相应的输入参数值看是否达到所要求的结果。 输入时钟信号如下： 相应的产生仿真图如下： 从图中可以看出，仿真结果正常，分秒可以正常跳变。 其它功能也同样可以通过更改输入参数来观察输出的仿真结果，从而查看实现的功能。如下所示： 从图中可以看出，闹铃功能正常实现。图中实现的是调节分位的时间，其它位的时间调节方法一致。 从图中可以看出整点报时功能也能实现，产生高电平使得蜂鸣器发声。 调时功能测试，从图中可以看出，可以正常调节时间。 部分RTL图 五、实验心得： 本次课程设计是通过所学的EDA知识，自主设计使用物品，将所学的知识运用到实处，感觉收获很大，以前学的时候都是学的理论上的知识，并没有运用到实际做具体的功能器件上来，通过这次的课程设计使我将理论的知识联系到实际运用中来，巩固了以前学习的知识，并且有了新的收获，进一步熟悉了软件运用和实验箱的使用，增强了自我动手能力。 学习EDA课程已经过去一段时间，好多知识开始模糊，所以在实验过程中要经常翻阅书本查询相关知识，实验的过程也将书本的知识进一步强化，对书本的知识有了新的认识，受益匪浅。在程序设计过程中容易将各个复合语句的范围用错，从而出现意想不到的结果，逻辑出现紊乱，有时是漏掉了某些语句或者是一些语法错误，这些在编译的时候都会有相应的出错提示，顺着提示去改正相对比较容易，不过也出现过几次错误出现的地方和提示出错的地方不一致，费了很大力气才解决，还有一种就是，编译可以通过，但是结果不与预想的一致，一般进程process…end process不会出错，原因主要是进程中的逻辑顺序或嵌套没有安排好，比如if…else……end if语句，如果if语句结束的位置用错，即end if的位置不对，不会提示出错但是不能达到想要的结果，这就需要从头认真分析各逻辑关系，重新考虑end if位置，总之课程设计虽然