基于FPGA的GPS同步时钟系统设计.PDFVIP

第３５卷 第１期 桂 林 理 工 大 学 学 报 Ｖｏｌ３５Ｎｏ１ ２０１５年２月 ＪｏｕｒｎａｌｏｆＧｕｉｌｉｎＵｎｉｖｅｒｓｉｔｙｏｆＴｅｃｈｎｏｌｏｇｙ Ｆｅｂ　２０１５  文章编号：１６７４－９０５７（２０１５）０１－０１９８－０４　　　　　 ｄｏｉ：１０３９６９／ｊ．ｉｓｓｎ１６７４－９０５７２０１５０１０３２ 基于 ＦＰＧＡ的ＧＰＳ同步时钟系统设计 郑恭明，沈媛媛 （长江大学 电子信息学院，湖北 荆州　４３４０２３） 摘　要：结合恒温晶振时钟无随机误差和ＧＰＳ秒信号无累计误差的特点，采用 ＧＰＳ测量监控技术，对高 精度晶体振荡器的输出频率进行精密测量和校正后作为系统时钟，通过相位同步算法使ＦＰＧＡ的输出ＰＰＳ 信号与ＧＰＳ的ＰＰＳ信号同步。系统中使用ＮｉｏｓＩＩ＋ＶｅｒｉｌｏｇＨＤＬ设计了高分辨率的时间测量和快速校准时 钟同步单元，缩短了频率校准和同步时间。实验结果表明：系统同步精度较高、结构简单，并成功地应用 于电磁勘探数据采集系统中。 关键词：ＧＰＳ；时钟同步；恒温晶振；ＦＰＧＡ 中图分类号：ＴＭ７６４　　　 　　　　　　 　　　　　文献标志码：Ａ 现有的时间同步系统一般采用 ＧＰＳ／北斗秒脉 间 （ｕｎｉｖｅｒｓａｌｃｏｏｒｄｉｎａｔｅｄｔｉｍｅ，ＵＣＴ），通过串口初 冲信号或恒温晶振的定时信号来进行各系统同步， 始化ＦＰＧＡ系统的时间；恒温晶振作为稳定的系 但存在缺陷：前者在恶劣的施工环境下常会因为 统时钟；ＦＰＧＡ的时序模块对ＰＰＳ信号进行守时逻 各种干扰而发生跳变，同步效果并不理想；后者长 辑处理，并输出处理后的ＰＰＳ信号和同步信号， 时间存在频率漂移，同样无法维持长时间的同步。 ＦＰＧＡ的ＮｉｏｓＩＩ系统接收ＧＰＳ的ＵＣＴ时间，并判 为解决这些问题，本设计结合 ＧＰＳ有效信号的稳 断当前输出的ＰＰＳ信号是否与卫星时间同步。ＦＰ 定性，将ＧＰＳ授时信号用于校准系统的恒温晶振 ＧＡ的时序模块用于测量恒温晶振分频秒信号与 分频秒信号，使之与ＧＰＳ的秒信号ＰＰＳ同步，以替 ＰＰＳ信号上升沿的相位差，从而调整恒温晶振分频 代ＰＰＳ信号。这样不仅克服了ＧＰＳ授时信号易受 秒信号的初始相位，使其与ＰＰＳ信号同步。 外界干扰的缺点，也解决了晶振频率随时间漂移的 ２　ＧＰＳ时钟和恒温晶振频率校准 问题，能获得较为理想的同步信号。为了使本地晶 振长时间地同步于 ＧＰＳ系统，就需要不断测量 ２１　ＧＰＳ秒脉冲 ＧＰＳ授时信号与本地晶振分频信号的时间间隔， ＧＰＳ接收机接收到的ＧＰＳ秒脉冲或多或少存 再根据测量数据来校准和同步本地秒信号。本设计 在一些误差，ＧＰＳ秒脉冲的误差服从正态分布，与 较之文献 ［１－４］所用的方案，系统方案更简洁、 国际标准时间（ＵＣＴ）相比只存在单个秒脉冲左右 集成度更高、算法更易实现、成本更低。 的漂移，从一段时间来看，ＧＰＳ秒脉冲并不存在累 １　系统设计 系统方案如图１所示，主要由ＧＰＳ接收机、 恒温晶振和ＦＰＧＡ系统模块３部分组成。ＧＰＳ接收 图１　硬件结构框图 模块用于输出标准的ＰＰＳ脉冲信号和国际标准时 Ｆｉｇ１　Ｈａｒｄｗａｒｅｄｉａｇｒａｍ 　收稿日期：２０１４－０３－１１ 　基金项目：中国石油科技创新基金项目 （２０１１Ｄ－５００６－０３０２）；湖北省教育厅科学研究项目 （Ｂ２０１３２７９） 　作者简介：郑恭明 （１９８０—），男，硕士，讲师，研究方向：信号处理、嵌入式及 ＥＤＡ技术与应用，ｚｇｍ８３１＠ｙａｎ ｇｔｚｅｕｅｄｕｃｎ。 　引文格式：郑恭明，沈媛媛．基于ＦＰＧＡ的ＧＰＳ同步时钟系统设计 ［Ｊ］．桂林理工大学学报，２０１５，３５（１）：１９８－２０１．