微机原理第二次_new.pptVIP

微机原理及接口技术 8086/88处理器特征 8086/88处理器特点 设置指令预取队列(指令队列缓冲器) 设立地址段寄存器 在结构上和指令设置方面支持多微处理器系统 8086/88处理器特点——指令预取队列 以前的CPU采用串行工作方式： 8086/88处理器特点——指令预取队列 CPU采用并行工作方式 8086/88处理器特点——流水线操作 CPU包括两大部分：EU和BIU BIU不断地从存储器取指令送入IPQ，EU不断地从IPQ取出指令执行 EU和BIU构成了一个简单的2工位流水线 指令预取队列IPQ是实现流水线操作的关键 新型CPU将一条指令划分成更多的阶段，以便可以同时执行更多的指令 例如，PIII为14个阶段，P4为20个阶段(超级流水线) 8086/88处理器特点——流水线操作 指令预取队列的存在使EU和BIU两个部分可同时进行工作，从而带来了以下两个好处： 提高了CPU的效率 降低了对存储器存取速度的要求 8086/88处理器特点——8086引线及其功能 简要特点 40个管脚，部分管脚时分复用 最大模式和最小模式 最小模式为单处理机模式，控制信号较少，一般可不必外接总线控制器。 最大模式为多处理机模式，控制信号较多，CPU必须通过总线控制器与总线相连。 8086/88处理器特点——8086引线及其功能 引脚定义的方法可大致分为： 每个引脚只传送一种信息（RD等） 引脚电平高低不同的信号（IO/M等） CPU工作于不同方式有不同的名称和定义（WR/LOCK 等） 分时复用引脚（AD7 ～ AD0 等） 引脚的输入和输出分别传送不同的信息（RQ/GT等） 8086/88处理器特点——8086引线及其功能 8086/88处理器特点——8086引线及其功能 8086/88处理器特点——8086引线及其功能 M/IO：CPU的三态输出控制信号，用来区分当前操作是访问存储器还是访问I/O端口。若该引脚输出为低电平，则访问的是I/O端口；若该引脚输出为高电平，则访问的是存储器。 WR：CPU的三态输出控制信号。该引脚输出为低电平时，表示CPU正处于写存储器或写I/O端口的状态。 DT/R：CPU的三态输出控制信号，用于确定数据传送的方向，高电平为发送方向，即CPU写数据到内存或接口；低电平为接收方向，即CPU到内存或接口读数据。该信号通常用于数据总线驱动器8286/8287(74245)的方向控制。 8086/88处理器特点——8086引线及其功能 DEN：CPU的三态输出控制信号。该信号有效时，表示数据总线上有有效的数据。每次访问内存或接口以及在中断响应期间该信号有效。它常作为数据总线驱动器的三态控制信号。 ALE：三态输出控制信号，高电平有效。当它有效时，表明CPU送出有效的地址信号。因此，它常作为锁存控制信号将A0～A19锁存于地址锁存器中。 RD：读选通三态输出信号，低电平有效。当其有效时，表示CPU正在进行存储器或I/O读操作。 8086/88处理器特点——8086引线及其功能 READY：准备就绪输入信号，高电平有效。当CPU对存储器或I/O进行操作时，在T3周期开始采样READY信号。若它为高电平，则表示存储器或I/O设备已准备好；若其为低电平，则表示被访问的存储器或I/O设备还未准备好数据，此时应在T3周期以后插入TWAIT周期(等待周期)，然后再在TWAIT周期中再采样READY信号，直至READY变为有效(高电平)时TWAIT周期才可以结束，进入T4周期，完成数据传送。 INTR：可屏蔽中断请求输入信号，高电平有效。CPU在每条指令执行的最后一个T状态采样该信号，以决定是否进入中断响应周期。这条引脚上的请求信号，可以用软件复位内部状态寄存器中的中断允许位(IF)来加以屏蔽。 8086/88处理器特点——8086引线及其功能 READY信号： 目的： 用于协调CPU与存储器、I/O接口之间的速度差异 READY信号由存储器或I/O接口发出 8086/88处理器特点——8086引线及其功能 TEST：用于测试的输入信号，当WAIT指令执行时，该信号低电平有效。当该信号有效时，CPU继续执行程序；否则CPU就进入等待状态(空转)。这个信号在每个时钟周期的上升沿由内部电路进行同步。 NMI：非屏蔽中断输入信号，边沿触发，正跳变有效。这条引脚上的信号不能用软件复位内部状态寄存器中的中断允许位(IF)予以屏蔽，所以其由低到高的变化将使CPU在现行指令执行结束后就引起中断。 8086/88处理器特点——8086引线及其功能 RESET：CPU的复位输入信号，高电平有效。为使CPU完成内部复位过程，该信号至少要在4个时钟周期内保持有效。从DEN(S0)到INTA各引脚均处于浮动状