停车位智能计费系统设计.ppt

题目：停车位智能计费系统的设计 大作业摘要 我此次大作业是对停车计费进行改进，由人工计费转变为智能计费从而满足社会的需求！本设计实现了停车计费所需的一些基本功能，计费金额包括初始金额、加时计费、汽车服务计费等。该设计采用模块化设计，在Quartus II软件平台下，采用Verilog HDL 硬件描述语言描述和模拟仿真了分频模块、计时模块、计费模块、服务计时模块，完成了停车智能计费仿真设计和硬件电路的实现。过程比较艰辛，尽管完成了计费的智能化结果但是还是存在一些问题，如程序的复杂，并非完全不需要人工等！我也将在此后的累积知识的日子里完善此程序！ 设计的背景、目的和意义 在中国有很多受欢迎的大酒店，停车场是不可或缺的配备，因此停车收费也是酒店收入的一部分！ 我将做一个自动计费系统来解决停车计费的多种步骤及问题！ 这种系统将使停车计费变得简单，在节省了人力的同时也完成了高效的要求！ 设计任务及要求 该停车计费系统将实现功能： 1、停车时间≤4小时，且汽车服务累计时间≤2分钟，基础计费为8.0元。 2、停车时间4小时外，以每小时1.0元，服务累计时间2分钟外，以每分钟1.0元计费。 3、能显示停车时间、服务累计时间和最后的总费用。 4、能通过修改程序来对计费要求实现改变。 确定输入和输出变量 输入：1. Clk_50M全局时钟。在时钟上升沿，计算 费用。 2. reset整体复位，在reset=0时，等待计时为 0，输出初始费用为8。 3. start选择计费模式 Start=1，计时计费 Start=0，汽车服务计费 输出：1. m[7:0]等待时间的输入(分) 。 2. s[7:0]等待计时的输入（秒）。 3. time[7:0]所停时间的输入 。 4. fee[7:0]总费用输出 。 确定输入状态 当reset为1时，费用计数器为8元，系统启动，start=1表示停车计时开始，停车计时模块每产生一个脉冲，停车时间计数器加1；时间4小时内，费用保持8不变，超过4小时，费用计数器进行加计数，每增加1小时费用加1元，此时汽车服务时间计数器不变。 当reset为1时，系统启动，start=0表示汽车处于汽车服务状态，此时服务时间计数器计数，在2分钟服务时间内，费用计数器不变；服务时间超过2分钟后，每增加1分钟，费用计数器增加1元，此时停车时间计数器保持不变。 整体设计框图 时钟信号 复位信号 停车计时脉冲 汽车服务计时脉冲 分频器 控制器 计费 停车计时 汽车服务计时 reset 方案论证 该设计采用模块化设计，在Quartus II软件平台下，采用Verilog HDL 硬件描述语言描述和模拟仿真，选择此方案的理由为：没学过其他关于此方面的程序！ 电路图 RTL图 停车计时模块仿真结果 图3-5 计程模块功能仿真 从波形图可以看出在时钟的控制下，当reset为高电平且start为高电平的时候distance开始计数，当计到大于三的时候输出了distance_enable为高电平。准备对第4小时以后的脉冲进行加计费。 计时模块的仿真结果 1.两分钟之内（包括两分钟）的仿真结果如下所示： 从波形图可以看出在clk的控制下当start为低电平reset为高电平的时候时间计数，time_enable为低电平。 计时模块功能仿真（2分钟内） .两分钟之外（不包括两分钟）的仿真结果如下所示： 计时模块功能仿真（2分钟外） 从波形图可以看出在clk的控制下当start为低电平reset为高电平的时候时间计数，当时间大于二分钟的时候，time_enable为输出高电平，为超过2分钟后以每增加一分钟对计费进行加计数。 1．停车时间计费的仿真结果如下所示： 控制模仿真图（小时计费） 从波形图可以看出当start为高电平的时候输出的信号是distance_enab