大学课件05-并行通信.pptVIP

Ch05-并行通信8255 Computer Principle Ch05-并行通信8255 章节内容 1-基本功能 接口概述 2-内部结构 8255A方框图 2-内部结构 8255A控制字 2-内部结构 端口C置位/复位控制字 2-内部结构 控制字举例 2-内部结构 寄存器的选择 2-内部结构 引脚信号举例 2-内部结构 端口地址举例 2-内部结构 端口地址举例 2-内部结构 端口地址举例 3-工作方式 8255工作方式 3-工作方式 方式0：基本输入输出方式 3-工作方式 方式0：基本输入输出方式 3-工作方式 方式1：选通输入输出方式 3-工作方式 方式1：选通输入输出方式 3-工作方式 方式1：输入-中断方式工作过程 3-工作方式 方式1：输入组态举例 3-工作方式 方式1：输入组态举例 3-工作方式 方式1：选通输入输出方式 3-工作方式 方式1：输入组态举例 3-工作方式 方式1：举例 3-工作方式 方式2：双向输入输出方式 3-工作方式 方式2：双向输入输出方式 3-工作方式 方式2：B组的使用 3-工作方式 方式2：举例 3-工作方式 工作方式举例 3-工作方式 工作方式举例 3-工作方式 工作方式举例 Ch09-并行通信8255 章节回顾 并行通信接口芯片8255 丁 刚 teacherding@126.com 基本功能 内部结构 工作方式 初始化编程 数据端口具有锁存器或缓冲器的 数据端口与CPU交换控制和状态信息：应答线 数据端口与外设交换控制和状态信息：Ready，Busy 能用中断方式与CPU交换信息 选片和控制电路 Ex：（国防科技大学1998年考研试题） 8255A有两种控制字，其中工作方式控制字一定 （ ） A.不等于80H B.小于等于80H C.大于等于80H C ①:0 ②:1 ③:0 ④:0 ⑤:1 Ex：(西安交通大学2000年考研试题)当数据从8255的端口C往数据总线上读出时，8255的控制信号 、A1、A0、 、 分别是(①)、(②) 、(③) 、(④) 、(⑤) Ex：采用8255A芯片作数据传送接口，规定使用I／O地址的最低两位进行内部寻址。已知芯片A口地址为0F4H，则当CPU执行输出指令访问0F7H端口时，其操作为（ ） A.数据从端口C送数据总线 B.数据从数据总线送端口C C.控制字送控制寄存器 D.数据从数据总线送端口B C 计算8255的各端口地址 0 1 1 控制字 0 0 1 端口C 0 1 0 端口B 0 0 0 端口A CS＃ A2 A0 A3 A1 选择 端口A 8255 端口B 端口C A1 A0 A3 A2 A15 A14 A13 A4 CS 端口A地址： 1100 0000 0000 00XX B＝ C000 H 端口B地址： 1100 0000 0000 01XX B＝ C004 H 端口C地址： 1100 0000 0000 10XX B＝ C008 H 控制字端口地址： 1100 0000 0000 11XX B＝ C00C H 基本输入/输出方式（方式0） 选通工作方式（方式1） 双向传送方式（方式2） 相当于三个独立的8位简单接口 各端口可设置为输入或输出，但不能同时实现输入及输出 C端口可以是一个8位简单接口，也可以分为两个独立的4位端口。后者在方式0下，各个端口的输入、输出可以有16种不同的组合 无条件方式时，不需要状态端口，三个端口都可作为数据端口； 查询方式时，使A口和B口作为8位数据的输入或输出口，使C口的某些位作状态/控制输入，没有固定的应答线。 A口、B口作输入或输出口，C口的部分位用作选通控制信号 A口、B口在输入和输出时的选通信号不同 每一个组包括8位的数据端口和三条控制线（固定） 输入组态： 外设准备好数据，送至8255A的端口数据线 向8255A发选通信号 ，锁存端口数据至锁存器，并使IBF变高送给外设，表明数据已经锁存但尚未读走 若INTR允许中断，使INTR变高，向CPU发中断请求 CPU接受中断请求，执行读端口指令，将存于缓冲器中的数据读走。 信号的下降沿使INTR复位，上升沿使IBF复位，又可开始下一个输入过程。 Ex:(湖南大学2000年考研试题)8255芯片工作于方式1的输入模式时，该芯片与外设的联系信号有（ ） Ex:当8255A的端口A和端口B都工作在方式1输入时，端口C的PC7和PC6 （ ） A.被禁止使用 B.只能作为输入使用 C.只能作为输出使用 D.可以设定为输入或输出使用 D 输出组态： Ex:8255A工作在方式1的输入状态时，可以通过信号（ ）知道端口是否已经准备好了输入的数