12.组合逻辑.pptVIP

下载本文档

9
0
约1.41万字
约 103页
2018-02-17 发布于河南
举报
版权申诉

12.组合逻辑.ppt

1、本文档共103页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

12.组合逻辑

常见信号分类 1. 模拟信号 (Analog Signal) 数字电路的优点: 1.抗干扰能力强，信号易辨别，可靠性高，不易受噪声干扰。 2.数字信息易于长期存储。 3.保密性好，容易进行加密处理。 4.易集成化。只需能分辨0、1两个状态，对元件的精度要求低。 ?5.通用性强，成本低，系列多。基本逻辑关系与实现电路 1. “与”逻辑关系 2. “或”逻辑关系 3. “非”逻辑关系分立元件构成的基本门电路晶体管的开关作用 1. 二极管的开关特性 2. 三极管的开关特性二极管“与” 门电路二极管“与” 门电路二极管“或” 门电路二极管“或” 门电路三极管“非” 门电路 * TTL“与非”门特性及参数 (2)TTL“与非”门的参数逻辑代数 2. 常量与变量的关系逻辑函数的变换与化简 1.用 “与非”门构成基本门电路二 – 十进制编码器 1 1 1 1 1 图11.6.1 译码器电路 ◆ 国产数字集成电路产品中有： 2 线－4 线、 3 线－8 线、4 线－16 线等二进制译码器。返回下一节下一页上一页上一节画出逻辑图：显示译码器 (1) 数码显示器简称数码管。常用的有辉光数码管、荧光数码管、液晶显示器以及发光二极管 ( LED)。返回下一节下一页上一页上一节　　用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。返回下一节下一页上一页上一节 (二) 显示译码器：LED显示器件数码显示器 b=c=f=g=1，a=d=e=0时 c=d=e=f=g=1，a=b=0时共阴极显示译码器真值表真值表仅适用于共阴极LED 显示译码器 abcdefg A4 A3 A2 A1 返回下一节下一页上一页上一节显示译码器适用于七段字形共阴极显示管的译码器集成电路有74LS48等型号，适用于共阳极七段管的译码器有74LS47等型号。 (3) 列出真值表返回下一节下一页上一页上一节异或门： A、B 相同时，F = 0 A、B 不同时，F = 1 返回下一节下一页上一页上一节 (4) 确定电路的逻辑功能。同或门： A、B 相同时，F = 1 A、B 不同时，F = 0 =1 =1 返回下一节下一页上一页上一节异或门： A、B 相同时，F = 0 A、B 不同时，F = 1 返回下一节下一页上一页上一节 [例 11.3.1] 如图所示是一个可用于保险柜等场合的密码锁控制电路。开锁的条件是：(1) 要拨对密码；(2) 要将开锁控制开关 S 闭合。如果以上两个条件都得到满足，开锁信号为 1，报警信号为 0，锁打开而不发出报警信号。拨错密码则开锁信号为 0，报警信号为 1，锁打不开而警铃报警。试分析该电路的密码是多少。 1 1 1 (开锁信号) (报警信号) 返回下一节下一页上一页上一节图 11.3.2 密码锁控制电路当 A = 1 B = 0 C = 0 D = 1 时，F1 = 1 密码:1001 密码拨对时，F1 = 1 , F2 = 0 密码拨错时，F1 = 0 , F2 = 1 断开 S 时，F1 = 0 , F2 = 0 密码锁电路不工作。返回下一节下一页上一页上一节 [解] 1 1 1 开锁信号报警信号 11.4 组合逻辑电路的设计二进制加法：被加数 + 加数 + 低位来的进位数 = 本位的和 + 向高位的进位 ◆ 半加器：不考虑从低位来的进位数。 ◆ 全加器：考虑从低位来的进位数。返回下一节下一页上一页上一节加法器的设计 (一) 半加器 ◆ 设计的一般步骤： (1) 根据逻辑功能列出真值表。输入信号：加数，被加数输出信号：本位的和，向高位的进位数返回下一节下一页上一页上一节异或与 (3) 根据逻辑表达式画出逻辑电路。 =1 Σ 返回下一节下一页上一页上一节 (2) 根据真值表写出逻辑表达式。 (b) 逻辑符号 (a) 电路图图 11.4.1 半加器 (二) 全加器逻辑功能输入信号：加数 Ai 被加数Bi 从低位来的进