[高等教育]第四章 时序逻辑电路.ppt

数字电子技术基础 第4章 时序逻辑电路 同步清零法 0000 0001 0010 0011 0100 0101 Q3Q2Q1Q0 模N,用状态N-1产生清零信号 模6计数器 异步置数法 0101 0110 0111 1000 1001 1010 Q3Q2Q1Q0 0011 0100 1011 1100 1101 模N,从所置数（非0000、1111）起，用第N+1个状态产生置数信号 模10计数器 同步置数法 Q3Q2Q1Q0 0011 0100 0101 0110 0111 1000 1001 模N,从所置数（非0000、1001）起，用第N个状态产生置数信号 模7计数器 ＆ 进位输出置初值：模N,置M-N （10-7=3） 【例题】用74LS160组成48进制计数器。 序列信号发生器 计数器+门电路 序列01010 * * 蓝其高 绪论 第1章 逻辑门电路 第2章 组合逻辑电路 第3章 集成触发器 第4章 时序逻辑电路 第5章 脉冲波形的产生与变换 第6章 数/模和模/数转换 4.1 概述 数字逻辑电路 组合逻辑电路 时序逻辑电路 时序逻辑电路与组合逻辑电路的区别 功能特点 组合电路 无记忆元件 仅与现时输入有关 无记忆功能 无反馈支路 与电路过去状态无关 输出（逻辑功能） 结构 时序电路 有记忆元件(触发器) 不仅与现时的输入、还与 有记忆功能 有反馈支路 触发器过去的状态有关 组合逻辑电路 X1 Xi Y1 Yi 外部输入 组合逻辑电路 存储电路 X1 Xi Y1 Yi 电路输出 Q1 Qi D1 Di FF控制输入 FF状态输出，组合电路的部分输入 一、时序逻辑电路的结构与功能描述 组合电路 时序电路 有些电路没有组合电路部分 有些电路没有输入信号 功能描述： Y=F（X） 真值表 功能描述： Y=F（X，Qn） D=F（X，Qn） Qn+1 =F（D，Qn） 状态转换图 二、时序逻辑电路的分类 工作状况 结构 按触发器是否受同一时钟控制分类 所有触发器时钟输入端接同一时钟CP 所有触发器受同一时钟CP控制，状态变化在同一时刻发生 各触发器不用统一的时钟CP，有些触发器时钟输入端不接CP 触发器状态不是受同一时钟CP控制，状态变化有先有后 同步时序电路 异步时序电路 寄存器 计数器 脉冲分配器 常用 4.2 寄存器 定义——能够暂存数据和指令的部件 功能——接收、存放、传送数据 组成——触发器和门电路 一个触发器就是一个最简单的寄存器，能存放1位二进制代码，n个FF能存n位。 对触发器的要求——具有置0、置1功能即可 种类——按功能 数码寄存器 移位寄存器 门电路——控制作用,使寄存器能按指令存入信息 4.2.1 数码寄存器 功能——暂存二进制数码 单拍接收四位数据寄存器 CP=0，1，↓ 保持 CP=↑ Q3 Q2 Q1 Q0= D3 D2 D1 D0 并行输入数据 并行输出数据 Q3 Q2 D D3 D D2 Q1 D D1 Q0 D D0 接收脉冲 CP C1 C1 C1 C1 ，清零 Q3 Q2 Q1 Q0= 0000 双拍接收四位数据寄存器 CP D3 ＆ D2 ＆ D1 ＆ D0 ＆ 清零 接收 Q3 S R Q2 S R Q1 S R Q0 S R ，CP=1 送数 Q3 Q2 Q1 Q0= D3 D2 D1 D0 第一拍 第二拍 4.2.2 移位寄存器 功能——寄存数码，并可移位 左移寄存器 时钟脉冲每作用一次，串行输入数据就左移一位 对触发器的要求——不能有空翻现象 由高位到低位 低位移到高位 串行输入 并行输出 右移寄存器 由高位到低位 高位移到低位 移位寄存器结构特点： 各触发器均为 D 功能且串联使用。 双向移位寄存器 异步清零 左移送数端 并行数据输入 DSR 74LS194 Q0 Q1 Q3 Q2 D0 D1 D3 D2 DSL CP M1 M0 右移送数端 并行数据输出 移位时钟 方式控制 M1 M0 = 00 ，保持 M1 M0 = 01 ，右移 M1 M0 = 10 ，左移 M1 M0 = 11 ，并行置数 低电平有效 功能表 低位移到高位 高位移到低位 应用 环形脉冲分配器 Q3→ Q0→ Q1→ Q2→ Q3 置数 右移 置数 右移 0 1 2 3 4 CP Q0 Q1 Q2 Q3 工作波形图 4.3 计数器 定义——具有计数功能的电路 功能——统计CP脉冲的个数，还用于分频、定时、顺序控制等 种类—— 4.3.1 计数器的功