[工学]SOPC_DSPBuilder设计.ppt

DSP Builder设计 主要内容 DSP实现方案概述 DSP Builder设计流程 DSP Builder设计向导 FSK的设计 3.1 DSP实现方案概述 DSP 数字信号处理(DSP，Digital Signal Processing) 其应用领域，如3 G移动通信、网络会议、多媒体系统、雷达卫星系统、医学仪器、实时图像识别与处理、联合战术无线电系统、智能基站，以及民用电器等。 DSP实现方案 DSP Processor DSP处理器； ASIC 专用集成电路(Application-Specific Integrated Circuits) ； ASSP 专用标准电路模块(Application-Specific Standard Products) ； FPGA。 DSP Processor 指目前最常用的基于CPU架构的器件，通过软件指令的方式完成DSP算法。 用对应指令程序表达出DSP算法，将调试好的机器码放在程序ROM中，其硬件结构都能接受并执行，使之具有很好的通用性和灵活性。 采用了顺序执行的CPU架构，以及其硬件结构的不可变性，已成为DSP处理器一个难以突破的瓶颈。 ASSP/ ASIC ASSP和ASIC是专门针对完成某种DSP算法的集成电路器件。 其优秀的工作性能主要源于特定的算法全部由ASSP和ASIC中的硬件电路完成。 高昂的开发设计费用、耗时的设计周期及不灵活的纯硬件结构，使得DSP的ASSP和ASIC解决方案日益失去其实用性。 FPGA FPGA一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块，用来实现数字信号处理可以很好地解决并行性和速度问题； FPGA具有灵活的可配置特性，使得其所构成的DSP系统非常易于修改、易于测试及硬件升级。 3.2 DSP Builder设计流程 DSP Builder DSP Builder就是Altera公司推出的一个面向DSP开发的系统级工具。 它是作为MATLAB的一个Simulink (用于图形化建模仿真)工具箱出现的。 DSP Builder流程 首先，调用DSP Builder工具箱中的模块，在Simulink中进行图形化设计和仿真 ； 然后，通过SignalCompiler可以把Simulink的设计文件(.mdl)转成相应的硬件描述语言VHDL设计文件(.vhd)，以及用于控制综合与编译的TCL脚本； 最后，余下的工作由FPGA/CPLD开发工具Quartus II来完成。 DSP Builder设计流程 第一步是在Matlab/Simulink中进行设计输入，即在Matlab的Simulink环境中建立一个mdl模型文件，用图形方式调用Altera DSP Builder和其它Simulink库中的图形模块(Block)，构成系统级或算法级设计框图(或称Simulink设计模型)。 FIR滤波器 DSP Builder设计流程 第二步是利用Simulink的图形化仿真、分析功能，分析此设计模型的正确性，完成模型仿真。 FIR滤波器 DSP Builder设计流程 第三步是DSP Builder设计实现的关键一步，通过SignalCompiler把Simulink的模型文件(后缀为.mdl)转化成通用的硬件描述语言VHDL文件(后缀为.vhd)。 FIR滤波器 DSP Builder设计流程 再接下来的几个步骤是对以上设计产生的VHDL的RTL代码和仿真文件在EDA工具软件中进行综合、编译适配以及仿真。 如果采用DSP Builder的自动流程，即选择让DSP Builder自动调用Quartus II等EDA设计软件，完成综合(Synthesis)、网表(ATOM Netlist)生成和Quartus II适配，甚至在Matlab中完成FPGA的配置下载过程。 3阶FIR滤波器 3.3 DSP Builder设计向导 FIR滤波器 对于一个FIR滤波器系统而言，它的冲激响应总是有限长的，其系统函数可以记为： FIR滤波器 FIR滤波器 一个典型的直接 I 型3阶FIR滤波器，其输出序列 y (n) 满足下列等式： 3阶FIR滤波器结构图 第一步 建立一个新的模型 (Model) 1. 新建工程文件夹，打开Matlab环境 Matlab环境界面如图所示。可以看到，Matlab的主窗口界面被分割成三个窗口：命令窗口(Command Window)、工作区(Workspace)、命令历史记录(Command History)。 2. 修改工作目录至DSPBuilder的库文件目录 C:\altera\DSPBuilder\Altlib 第一步 建立一个新的模型 (Model) 3. 新建S