[工学]SOPC开发流程及QuartusII的使用.ppt

第二章 SOPC开发流程及Quartus II的使用 SOPC开发流程和开发工具 SOPC硬件开发实例 SOPC硬件开发实例 SOPC硬件开发实例 SOPC硬件开发实例 SOPC硬件开发实例 SOPC硬件开发实例 SOPC硬件开发实例 SOPC硬件开发实例 SOPC硬件开发实例 SOPC硬件开发实例 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 创建Nios II 系统模块 设计优化 设计优化 设计优化 编译 编译 编译 编译 编译 编译 编译 编译 编译 编译 编译 编译 编译 编程下载 编程下载 编程下载 编程下载 (3)在窗口中，做如图选择，点击next, 进入page 4 (4)在page 4中不作任何配置，直接点击next; (5)点击next (6)在Page 6 窗口中，设置c0输出时钟，首先选中Use this clock选项，设置时钟频率为85MHz，占空比为50%。点击Next会进入c1输出时钟的设置； (7) 嵌入式PLL可提供3个输出时钟，我们使用其中的两个，Page 7 窗口中，在c1时钟的设置页面上，选中Use this clock选项，设置时钟频率为85MHz，点击Next； （8）在MegaWizard Plug-In Manager-ALTPLL [Page 8 of 10]窗口中，不选中Use this clock选项，即我们不使用c2时钟，点击Next； （9）在MegaWizard Plug-In Manager-ALTPLL [Page 9 of 10]窗口中，给出了用于仿真必须要产生的文件，点击Next; （10）在MegaWizard Plug-In Manager-ALTPLL [Page 10 of 10]窗口中，给出了用户选择要产生的文件，不做改变，采用默认配置，点击Finish完成PLL的生成。 在顶层实体的bdf窗口中双击鼠标，出现Symbol添加窗口，在project下面选择刚才建立的ssram_pll，点击OK。ssram_pll的轮廓会附着在鼠标上，点击bdf窗口的空白处，将嵌入式锁相环加入到了工程中。 引脚添加的步骤如下： （1）在顶层实体的bdf窗口的空白处双击鼠标，出现Symbol添加窗口 (2)在altera／quartus／libraries下面选择primitives，再在其下选择pin，在其中有三种类型的引脚，有bidir，input，output，分别为双向、输入和输出引脚，选择相应类型的引脚，点击OK。 （3）点击bdf窗口的空白处，即将引脚加入到了工程中。 （4）重复上面的步骤添加为各个端口添加相应类型的引脚。 连接引脚和命名引脚 第一个加入的引脚的名称缺省为pin_name，之后加入的引脚名称依次为pin_name1，pin_name2向上递增，为了便于理解和记忆，需要对引脚重新命名，使其和其传输的信号联系起来。 命名引脚的方法如下： （1） 双击引脚的“pin_namen”部分，pin_namen的文字变成高亮，可以对其编辑。 （2） 对其他的引脚重复以上的操作，修改成具有意义的名字。 （3） 对于总线型的引脚，引脚名称之后要标识出总线的位数，如ddr_a[12..0]，在引脚名称之后加上方括号，然后写上最高位和最低位，用两个..隔开。 （4）将嵌入式锁相环和系统模块等连接起来，并将引脚连接到相应的端口上。 连接好的顶层模块图 设计优化主要包括节省占用FPGA