在要求隔离SPI的应用中最大化性能和集成度-AnalogDevices.PDFVIP

技术文章 中文技术论坛 在要求隔离SPI的应用中最大化性能和 集成度 作者：Mark Cantrell和BikiranGoswami ，ADI公司 真实世界SPI部署 在边沿编码方案中，输入数字转换跨越隔离栅进行编码。然后， SPI是一种非常有用且灵活的标准，但它的灵活性来源于它的简 通过解码这些转换信号，在输出端再现数字输入。图1中的示例 ( ) 洁。四个单向中等速度隔离通道将处理时钟速率为数MHz的SPI 。 波形A类显示如何对输入边沿进行差分编码。上升和下降输入转 而设计人员放弃的是诸如中断服务支持等功能，以及诸如复位功 换分别编码为窄正脉冲和负脉冲。 能或从非SPI支持报警功能等直接通信通道。其结果是，频繁使 只要数字输入正在切换，信号就会正常传输，但如果发生输入至 用SPI的接口具有并行工作的额外GPIO线路，以便处理这些功能。 输出直流电平失配，则失配会一直存在，除非对其进行校正。这 隔离SPI 时，所有这些线路也都需要隔离。很多情况下，额外通 在数据通道空闲时上电最为明显；无信号跨越隔离栅进行输入引 信不需要高速，因此设计人员便从认证器件列表上选用几个光耦 脚直流状态通信，且边沿传输前启动状态可能不匹配输入数据。 合器，而不再使用SPI所需的高速数字隔离器。但是，光耦合器 为了解决这个问题，边沿编码方案采用了某种形式的“刷新”电 不如数字隔离器那么容易设计，尤其是简单的低速光耦合器。设 路，确保在输出端进行直流校正。在输入静止的预设时间(TREFRESH) ( ) 计师也许需要上一堂“光耦合器电流传输比CTR 如何随时间和温 之后，通过周期性跨越隔离栅传输最后一次转换可实现刷新。图 度变化而变，以及它如何影响应用速度”的速成课。如果多个方 1还显示了示例边沿编码方案中的刷新(B类波形) 。 向需要额外的通信，那么就需要使用多个封装，因为如果光耦合 在该波形上，哪怕输入信号未在上升沿和下降沿之间转换，多个 器是一个多通道器件，则其通道就必须沿同一个方向传输数据。 编码上升转换也会跨越隔离栅传输，以便刷新接收器状态并确保 随着设计的逐步展开，尺寸、成本和时间投入便会快速增加。 接收器处于高电平状态。显然，除了确保上电时具有正确的输出 ® ( 使用基于iCoupler 数字隔离器的隔离SPI 状态，刷新电路还有助于校正输出状态若输出遭破坏并与输入 ) 使用四通道高速数字或光学隔离可轻松隔离SPI总线。四通道数 状态不同步。由于编码数据持续传输，该方案产生空闲功耗。 字隔离器能以紧凑的尺寸实现隔离，且通常支持5 MHz至10 MHz SPI 由于在边沿编码方案中要求刷新，了解该方案固有的时序影响很 时钟速率。无论基于集成式微变压器、电容或光耦合器，都需要 重要。从图1中的波形可知，输入转换和刷新信号均通过同样的 跨越隔离栅传输信号。在电流隔离技术中，有两种主要的编码方 隔离通道传输，但时间独立。输入信号完全异步于内部刷新生成 案可以耦合输入信号：边沿编码和电平编码。电平编码方案允许 电路，因而刷新上一次转换传输的同时可能发生输入转换。这可 采用传播延迟较低的隔离器，并且一般而言空闲时的功耗更高， 能会在接收器端