[信息与通信]第九章8255A.ppt

图9.8 方式2时A口的状态和控制信号 需要注意的是：有输入或输出操作引起的中断请求信号都是通过同一个引脚输出的，因此CPU响应中断后，必须通过查询OBF和IBF的状态，才能确定是输入过程还是输出过程引起的中断。另外，输入和输出时分别由不同的INTE来控制能否向CPU发出中断请求信号。 方式2的工作时序如图9.9所示。输入过程和输出过程的顺序是任意的，次数也是任意的。 * 第九章 可编程外围接口芯片8255A及其应用 9.1 8255A的工作原理 9.2 8255A的应用举例 习题9 8255A是一种通用的芯片，是为Intel系列微处理器设计的，也可用于其它系列的微机系统中，可由程序来改变其功能，通用性强，使用灵活。用8255A作接口时，通常不需要附加外部逻辑电路就可直接为CPU和外设之间提供数据通道，是应用极广的并行I/O接口芯片。 9.1 8255A的工作原理 9.1.1 8255A的内部结构和引脚信号 8255A具有三个可编程的数据端口(A口、B口和C口)，能在三种方式下工作。单一+5V电源供电。其内部结构框图如图9.1(a)所示，引脚图如图9.1(b)所示。 一、数据总线缓冲器 双向、三态的8位数据缓冲器，是8255A和系统总线相连接的通道。 D7～ D0：双向三态8位数据线，与系统的数据总线相连接。 图9.1 8255内部结构和引脚图 (a) 8255A内部结构；(b) 8255A外引脚图 二、 读写控制逻辑 用于管理所有内部或外部数据、控制字和状态字的传送。它接收来自CPU地址总线的A1、A0和控制总线的有关信号，然后向8255A的A、B两个组发送命令。 8255A的控制信号与执行的操作之间的对应关系如表9-1所示。 表9-1 8255A的控制信号与执行的操作之间的对应关系 A1A0 执行的操作 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 1 0 1 x 1 0 1 0 1 0 0 0 1 1 x 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 1 1 x x x x 读A端口(A端口数据→数据总线) 写A端口(A端口←数据总线数据) 读B端口(B端口数据→数据总线) 写B端口(B端口←数据总线数据) 读C端口(C端口数据→数据总线) 写C端口(C端口←数据总线数据) 当D7＝1时，对8255A写入控制字 当D7＝0时，对C端口置位/复位 非法的信号组合 数据线D7～D0进入高阻状态 未选择 CS：片选信号，低电平有效。 RD、WR：读、写信号，低电平有效。 RESET：复位信号。当它为高电平时，所有内部寄存器（包括控制寄存器）都被清除。三个数据端口则被置为输入方式。 A1、A0：口地址线。用来选择8255A内部的三个数据端口和控制端口。与CPU地址总线对应相连。 三、数据端口A口、B口、C口 8255A有三个数据端口，即A口、B口、C口，每一个端口都是8位口，各端口都可由程序设定为输入口或输出口，此外，C口还可作控制口，用于输出控制信号和输入状态信号。 A口：有一个8位的数据输入锁存器和一个8位的数据输出锁存器/缓冲器。因此A口适用在双向的数据传输场合。不管是输入还是输出，都可以锁存。 B口：有一个8位的数据输入缓冲器和一个8位的数据输出锁存器/缓冲器组成。因此用B口作输出口时，数据可以锁存；作输入时，不能锁存。 C口：有一个8位的数据输入缓冲器和一个8位的数据输出锁存器/缓冲器。在方式字的控制下，C口可以分成两个4位的端口，每个端口有一个4位的输出锁存器，这两个4位口分别与A口和B口配合，以输出控制信号和从外部输入状态信号。 PA7～PA0：A口外设数据线。 PB7～PB0：B口外设数据线。 PC7～PC0：C口外设数据线。 四、 A组和B组控制逻辑 A组控制逻辑控制A口和C口的高4位(PC4～PC7)，B组控制逻辑控制B口和C口的低4位(PC0～PC3)。这两组控制逻辑接受读/写控制逻辑来的命令以及从内部数据总线接受控制字，向相应的口发出命令以控制其动作。 9.1.2 8255A的控制字 在使用8255A之前，要由CPU先对它进行初始化，写入控制字。 8255A有两类控制字。一个是方式选择控制字，另一个是C口按位置1/置0控制字。这两个控制字都写入控制口，根据D7位的