[工学]数字电子技术第7章 半导体存储器.ppt

第7章 半导体存储器 本章目标要求 7.1.1 半导体存储器分类 7.1.2半导体存储器技术指标 1. 存取容量 7-2 只读存储器 7.2.1 掩模只读存储器 1. ROM的基本结构和工作原理 7.2.2 可编程只读存储器 7.2.3 可擦可编程只读存储器 1. EPROM 2. EEPROM 7.2.4 快闪存储器 7-3 随机存取存储器 7.3.1 静态随机存储器（SRAM） 1. RAM的结构和工作原理 工作原理 2. 双极型SRAM的存储单元 3. CMOS型SRAM的存储单元 4.SRAM芯片举例 7.3.2 动态随机存储器（DRAM） 2. DRAM芯片举例 7-4 存储器容量的扩展 7.4.1 位扩展 7.4.2 字扩展 ① 存储矩阵 共有28行×24列共212（4096）个信息单元（即字） 每个信息单元有k位二进制数（1或0） X0 X255 Y0 Y15 A0 A7 A8 A11 举例：32行×8列×4位/字RAM存储矩阵的示意图 如果X0＝Y0＝1，则选中第一个信息单元的4个存储单元，可以对这4个存储单元进行读出或写入 ③ 读写控制电路 当R/W =0时，进行写入(Write)数据操作。 当R/W =1时，进行读出(Read)数据操作。 ② 地址译码器 行地址译码器：输入8位行地址码，输出256条行选择线 列地址译码器：输入4位列地址码，输出16条列选择线 X0 X255 Y0 Y15 A0 A7 A8 A11 I/O CS R/W 当CS=０时，RAM被选中工作 若A11A10A9A8A7A6A5A4A3A2A1A0=000000000000 表示选中列地址为A11A10A9A8=0000、行地址为 A7A6A5A4A3A2A1A0信息单元。 此时只有X0和Y0为有效，则选中第一个信息单元的k个存储单元，可以对这k个存储单元进行读出或写入。 X0 X255 Y0 Y15 A0 A7 A8 A11 I/O CS R/W 　　若此时R/W＝1，则执行读操作，将所选存储单元中的数据送到I/O端上。 　　若此时R/W=0时，进行写入数据操作。 X0 X255 Y0 Y15 A0 A7 A8 A11 I/O CS R/W 当CS=1时，不能对RAM进行读写操作， 所有端均为高阻态。 T1、T2交叉反馈连接构成触发器 设T1导通、T2截止，则Q=0，Q=1 且由反馈线互相维持状态 数据存于Q、Q处 T1截止、T2导通，则Q=1，Q=0 且由反馈线互相维持状态 ①存储状态（保持状态，不读不写时） 0V 1.4V 1.4V 字线发射极有电流流出 位线发射极无电流 存储单元与位线隔离 字线接0V，位线接1.4V 以Q=1，Q=0为例 T2导通，T1截止，电流经T2发射极(字线)流出 ② 读操作 3V 1.4V 1.4V 字线无电流 流出电流经读出放大器放大，变成高低电平电压信号 字线接3V，位线接1.4V 若Q=1，Q=0，则T2导通，T1截止，位线D有电流流出 若Q=0，Q=1，则T1导通，T2截止，位线D有电流流出 ③ 写操作 3V “1” “0” “1” “0” 以写1为例 0V 1.4V 1.4V 1 0 字线接3V，位线D接1，D接0 写入脉冲过后触发器维持状态不变，T2导通，T1截止，电流从字线流出 T2导通，T1截止，触发器置1，Q=1，Q=0 V1、V3交叉反馈连接构成触发器 设V1导通、V3截止，Q=0，Q=1 且由反馈线互相维持状态 V5、V6是存储单元的门控管， 由行线X控制 V7、V8是一列存储单元共用的门控管，由列线Y控制 当X =1，Y=1时， V5~V8均 导通；I/O线、位线、Q均接通，数据可以写入或读出 设V1截止、V3导通，Q=1，Q=0 且由反馈线互相维持状态 VCC R / W 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 A2 A1 A0 A3 A4 A5 A6 A7 A8 A9 CS GND D3 D2 D1 D0 SRAM 2114 Intel 2114是1 K字×4位SRAM，它是双列直插18脚封装器件，采用5V供电，与TTL电平完全兼容。 ① Intel 2114 采用CMOS工艺制成，存储容量为8K×8位，典型存取时间为100ns、电源电压＋5V、工作电流40mA、维持电压为2V，维持电流为2μA。 8K=213，有13条地址线A0~A12； 每字有 8 位，有 8 条数据线I/O0～I/O7； 四条控制线 ② Intel 6264 CS1