电子技术课程设计研究书.docVIP

电子技术课程设计报告书 课题名称 听证会表决电路设计 姓 名 钟 琼 学 号 0812402-04 院、系、部 物理与电信工程系 专 业 通信工程 指导教师 蒋冬初 2010年 01 月 10日 一、设计任务及要求： 设计任务： 设计一个具有显示功能的5人表决逻辑电路。 要 求： 1.某次听证会由专家x、代表y组成，现在要对会议的结果进行表决，当有3人或3人以上同意时则此次会议通过。若只有两人同意但其中有一位专家同意时会议也通过，现有专家3人，代表2人。 2.会议结果通过时绿灯亮，会议结果否决时红灯亮。同时数码管显示同意会议结果的人数。 指导教师签名： 2010 年01月 日 二、指导教师评语： 指导教师签名： 2010年01月 日 三、成绩 验收盖章 2010年 01月 日 听证会表决电路设计 1.设计目的 （1）掌握各芯片的逻辑功能及使用方法。（2）了解表决器的工作原理。 2.设计思路 根据设计要求考虑会议通过条件，把领导分为A组，观众作为B组，通过译码器和译码电路分别得出同意会议通过的A组和B组的人数，用组合逻辑电路根据两组人数的多少和权力要求来表决会议是否有效。本方案原理清晰明了，采用74LS138译码器和组合逻辑电路结合方案，在电路设计上较方案一有一定创新，应用灵活。在工作量上较方案一要小的多且可省下数块芯片。 3.设计过程 1.方案论证 此表决器工作程序是接通电源后，评委按钮即为输入信号，在经过74LS138译码器芯片和逻辑电路分组处理后，转入组合逻辑表决控制电路将评委评判的信息综合处理后，通过红绿LED灯显示并将信号传入蜂鸣器；同时显示电路也将分组处理后的结果通过全加电路精确的统计后显示在显示管上。 通过主体电路的74LS138译码器和一些组合逻辑电路，将各组赞成人数统计直接转换成二进制输出信号后，再用一个全加功能电路，把所有输出信号按特定的顺序相加，最后经过一个4511译码器和一个共阴极七段显示管显示出同意的人数。如图1。 2.总电路设计 2.1.表决电路 该电路完成功能： 用芯片74lLS38译码器将特殊信号（专家组）进行处理，然后通过组合逻辑门电路对信号进行处理。最后通过红、绿二极管输出电路。把译码所得到的二位二进制数分为高位和低位，分别记为A1、A2、B1、B2。把A1、B1和A2、 B2进行分开处理。这过程分三种情况：①当专家组没人同意时（即A1、B1都为0时）不管代表组是否有人同意（即A2、 B2是否为0），都亮红灯（表示会议否决），②当专家组只有一人同意且代表组无人同意时（即A1B1=01且A2B2=00），亮红灯。其余的各种情况都亮绿灯（表示会议通过）。OE1、OE2A、OE2B为使能控制端，起到控制译码器是否能进行译码的作用。只有OE1为高电平，OE2A、OE2B均为低电平时，才能进行译码，否则不论输入为何值，每个输出端均为1 译码器可以将输入代码的状态翻译成相应的输出信号，以高、低电平的形式在各自的输出端口送出，以表示其意愿。译码器有多个输入端和多个输出端。假如输入的端个数为，每个输出端只能有两个状态，则输出端个数最多有2n个。常用译码器输入、输出端头数来称呼译码器，如3线-8线译码器，4线-10线译码器等。我们经常用到的74138就是一个三线-八线译码器 图1 听证会表决电路方框图 2.2.显示电路 加法运算是算术运算中最基本的运算，在最简单的情况下，一位加数与一位被加数相加，执行这种运算的逻辑电路被称为半加器。但实际计算中，往往处理的是多位数相加，对某一位的运算不仅要考虑加数和被加数，而且要考虑低一位的进位，即三个一位二进制数相加。相加的结果，有本位和向高一位的进位，实现这种运算的电路称为全加器。 有两位半全加功能的逻辑门电路由四个与非门、三个异或门和一个非门组成，但此表决器电路并不需再增加更多的芯片，仅需要一个与非门芯片替换一个译码器74LS139芯片即可，其余的门可利用主体表决电路空闲的逻辑门。 该电路完成功能： 通过三个一位二进制数相加的逻辑门电路，在显示之前能两将组所有表示同意开关的数A1B1和A2B2（即同意通过的人数）按照高位加高位，低位加低位的方式相加（结果为8421BCD码），最后经过一个4511译码器和一个共阴极七段显示管显示出评委同意的人数。 图2 主题表决器电路 74LS138译码组合电路实现真值表 输入 输出 最后输