ＳｙｓｔｅｍＣ在Ｔｕｒｂｏ码实现和验证中的应用.docVIP

ＳｙｓｔｅｍＣ在Ｔｕｒｂｏ码实现和验证中的应用 　　摘 要：在简述SystemC的设计方法和流程的基础上，针对SystemC在硬件芯片系统级设计和寄存器传输级设计的特点，以Turbo编码器为对象和开发目的，研究了SystemC基于寄存器传输级设计的可实现性，利用SystemC的模块化功能，通过分析Turbo编码器的结构与信号流图，进行建模仿真直到最后完成划分硬件模块与编程并在FPGA完成其实现与验证，充分证明了SystemC完全适用于基于寄存器传输级设计的IC应用。此外，此设计将系统级设计与寄存器传输级设计的工作合二为一，大大节省了开发的流程时间。 　　关键词：SystemC;Turbo;系统级设计;寄存器传输级;FPGA;测试平台 　　中图分类号：TP274文献标识码：B 　　文章编号：1004-373X(2009)05-163-04 　　 　　Application and Verification of Turbo Codec with SystemC 　　LI Yuan 　　(Shanghai Jiaotong University，Shanghai,200030,China) 　　Abstract：The paper introduces methods and flows of IC design using SystemC firstly.And then researches and implements a Turbo encoder with RTL design using SystemC according its functionality of SLD and RTL capability.To prove the RTL capability of SystemC especially,the paper analyzes the structure and signal flows of Turbo encoder,simulats the Turbo modeling until finally completes the hardware design and implements it on a FPGA platform using a simulation testbench for verification.It saves more design times because it merges the SLD and RTL design to one step. 　　Keywords：SystemC;Turbo;system level design;RTL;FPGA;testbench 　　收稿日期：2008-09-16 　　 　　0 引 言 　　 　　在传统硬件设计方法中，系统级设计(SLD)往往使用高级语言进行描述以实现各功能模块的算法，而在寄存器传输级(RTL)使用硬件描述语言如VHDL和Verilog HDL进行描述。但随着深亚微米时代的到来，集成电路规模越来越复杂，为了实现较高层次如系统级的软件和硬件描述，较好地实现软硬件的协同设计，业界推出了SystemC语言，但是SystemC的优点并不仅仅是针对于此，而且还表现在它使得系统级设计和RTL级设计均可能在同一平台下完成。 　　本文主要针对SystemC可以像使用VHDL或者Verilog语言一样进行RTL级和行为级的建模的特点，讨论了基于SystemC RTL级设计的Turbo编码器的实现和验证，并在FPGA平 　　台上进行其系统实现。 　　 　　1 SystemC简介 　　 　　SystemC［1，2］是由开放性、非盈利性的SystemC联盟组织(Open SystemC Initiative，OSCI)推出的一种系统级设计和验证语言，SystemC是基于C++的建模平台，其本质是在C++的基础上添加了硬件扩展库和仿真核，支持EDA设计中的各个抽象层次，如寄存器级、行为级、系统级的建模，能够表达并发性、实时性、交互性等硬件模型的概念。 　　SystemC是完全免费并且开放的，它的源代码可以使用任何标准C++编译环境进行编译，生成可执行文件。通过使用SystemC类库，设计者可以根据不同的需求编写目标系统的系统级(system level)、行为级(behavioral level)或RTL级的SystemC模型代码。 　　SystemC中的模块用关键字SC_MODULE来定义，其端口定义与Verilog类似。在SystemC中，进程是一个基本的执行单元，它被调用来仿真目标系统的行为。进程的行为是多样化的，可以实现某个函数的功能，也可以在运行过程中被挂起，并且进程是并行执