YUV分离的两种FPGA实现.docVIP

YUV分离的两种FPGA实现 　　摘要：速度与面积的互换一直是基于FPGA设计中的一个不变的主题，在此介绍了两种YUV分离的FPGA的实现方式：基于面积的实现和基于速度的实现。前者仅用一片双口RAM串行，实现了YUV分离数据的输出；后者利用流水线的思想，基于两片双口RAM之间的乒乓操作，完成了模块的设计。通过Verilog HDL对两种方法进行了实现，并利用ModelSim完成了模块仿真。通过对比发现，二者各有优势：前者消耗硬件资源与面积较后者有很大改进；后者对提高整体系统实时性具有重大意义。因此，两种实现方式从两个角度为YUV的分离存储提供了可行的解决方案。 　　关键词：FPGA； YUV分离； 双口RAM； 流水线 　　中图分类号：TN710??34文献标识码：A文章编号：1004??373X(2011)22??0158??04 　　 　　Two Implementation Methods of YUV Separation Based on FPGA 　　GENG Hong??wei, ZHANG Yu??lin 　　(College of Information Science and Engineering, Jinan University, Jinan 250022, China) 　　 　　Abstract： The transform of speed and area is a eternal issue in the design based on FPGA. Two implementation methods (respectively based on area and speed) of YUV separation based on FPGA are introduced in this paper. The former achieves the separation data output of YUV with only a dual??port RAM, and the later fulfills the design of whole module with ping??pong operation between two dual??port RAMs by the way of pipeline. Both the two ways are implemented with Verilog HDL, and the module simulation is achieved with ModelSim. It is found by comparison that both of the two designs have their own superiorities: the former saves the hardware resources greatly, and the later improves the real??time performance of the whole system significantly. Both the two methods offer the workable measures to settle YUV separation in different views. 　　Keywords： FPGA; YUV separation; dual??port RAM; pipleline; ping??pong operation 　　 　　 　　收稿日期：2011??07??260引言 　　随着视频采集、压缩技术以及无线传输技术的飞速发展，基于FPGA的设计被广泛应用到各个领域，尤其在嵌入式系统。传统的视频技术解决方案（如采用CPLD+CPU的结构进行的设计）已经不能满足人们对于集成度与实时性的要求，而FPGA恰逢其时的出现，以其高度集成，并行处理和丰富的片上资源，同时随着FPGA自身性能的不断提高，各个FPGA厂商为视频处理提供了越来越多的高性能解决方案，使得FPGA在视频采集压缩以及无线传输领域的应用越来越广泛。 　　本文的研究是基于FPGA的实时视频无线传输系统的一部分。在进入视频压缩编码器之前，需要完成视频的采集，模/数转换，预处理，读/写SDRAM等操作，本文针对预处理过程中数字视频的分离存储进行了研究，即YUV的分离存储，并采用了两种方法实现了YUV的分离存储；一种是基于面积考虑的只用一片双端口存储器的实现；另外一种是基于速度考虑的用两片双端口处理器的实现。 　　1基于FPGA的实时视频无线传输系统 　　本文的系统主要由视频采集、视频压缩、无线传输3大部分组成。系统结构如图1所示。在