基于ＣＯＲＤＩＣ算法的复数除法器ＦＰＧＡ实现.docVIP

基于ＣＯＲＤＩＣ算法的复数除法器ＦＰＧＡ实现 　　摘 要：在现代数字信号处理电路设计中，除法器有着广泛的应用。这里阐述一种复数除法器的设计思想和实现方法，引入CORDIC算法到复数的除法运算中，利用CORDIC旋转操作来代替乘、加法操作，然后采用双比特移位操作得到最终运算结果。经CORDIC旋转后数据最多只放大2位位宽，因此可以减少硬件实现中的器件迭代次数。经过FPGA验证结果表明，整个设计运算速度快、节省器件，并且计算精度高。 　　关键词：CORDIC算法；除法器；FPGA；数字信号处理 　　中图分类号：TN710文献标识码：B 　　文章编号：1004-373X(2008)24-027-04 　　 　　Complex Divider FPGA Implementation Based on CORDIC Algorithm 　　WANG Jingcun,WANG Yingbo 　　(College of Information Science and Engineering,Wuhan University of Science and Technology,Wuhan,430081,China) 　　Abstract：In the modern digital signal processing circuit design,the divider has a wide application.A complex division of the design thinking and methods are described,CORDIC algorithm is applied in the complex division operation,the use of CORDIC rotating operation to replace multiplication and addition operation,finally result is gotby two-bit-shift operation.After CORDIC rotating,data enlarged two interfaces at most,thereby reducing the hardware devices in the number of iterations.FPGA verification results show that the whole design computing speed,saving devices,and high precision. 　　Keywords：CORDIC algorithm;divider;FPGA;digital signal processing 　　 　　1 引 言 　　 　　现代数字信号处理中，通常信号以复数形式出现并进行各种处理，这样就无法避免复数信号进行除法运算。国内外关于除法器的研究已经进行了很长时间，并且一直都在研究发展当中［1］。目前已经有多种算法，比如：恢复余数法、不恢复余数法［2］、双比特算法［3］、SRT算法［4］、牛顿叠代算法［5］等。在一般的单片机中，主要采用恢复余数法和不恢复余数法两种算法，它们的优点是算法简单且容易通过硬件实现，但处理速度比较慢。牛顿算法需要用到查找表，那么肯定通过大量ROM来实现，会消耗大量的器件，但其整体结构简单，容易实现。SRT算法硬件规模较小，运算精度很高，但该算法比较复杂，硬件实现比较困难。双比特算法是基于不恢复余数法的基础上出现的，每个周期可以左移2位，运算速率提高1倍。以上这些都是针对实数除法器提出的算法思想，复数除法器正是在这些实数除法器算法基础上来实现的。为此提出了一种基于CORDIC算法并结合双比特算法在FPGA上实现复数除法器的方法。 　　该方法大量节省了器件，并能得到较高的性能。它具有如下2个重要特征： 　　(1) 减少运算量。乘法器、加法器是很耗器件的，这里运用CORDIC算法来避免乘法操作、减少加法操作； 　　(2) 减少迭代级数。双比特除法算法减少了实现的迭代级数，提高了效率，节省了器件。 　　 　　2 复数除法器算法描述 　　 　　设计的复数除法器用到了CORDIC算法和双比特算法。在接下来的部分先分别介绍它们基本原理，然后说明如何运用二者到复数除法当中去。 　　2.1 CORDIC算法的一般原理 　　CORDIC (Coordinate Rotation Digital Computer) ［6］，又名：坐标旋转数字计算，是J.Voider等人于1959年在设计美国航空导航控制系统的过程中提出来的算法。CORDIC算法适用于解决一些三角学的问题，如平面坐标