基于CPLD的多路数据采集系统的设计.docVIP

基于CPLD的多路数据采集系统的设计 　　摘 要:随着数字化生活的到来,数据采集系统在日常生活中的应用越来越显著。模拟信号和数字信号之间的转换已成为计算机控制系统中不可缺少的环节。较传统数据采集系统,以可编程逻辑器件实现的数据采集系统具有时钟频率高,内部延时小,速度快,效率高,组成形式灵活等特点。 　　关键词:CPLD; 数据采集; VHDL; 状态机 　　中图分类号:TN919-34文献标识码:A 　　文章编号:1004-373X(2010)21-0145-02 　　 　　Multi-channel Data Acquisition System Based on CPLD 　　WANG Guo-qiang, DUAN Xin-wen 　　(Qinghai Normal University, Xi’ning 810008, China) 　　Abstract: The application of data acquisition system is important in the daily life with the advent of digital life. The analog and digital signal conversion between the computer control system has become an indispensable component. Compared with traditional data acquisition system, a data acquisition system implemented with a programmable logic device has features of high frequency clock, small internal delay, fast speed, high efficient, and flexible composition form. 　　Keywords: CPLD; data acquisition; VHDL; state machine 　　收稿日期:2010-06-15 　　 　　数据采集系统具有极强的通用性,可广泛应用于军事、工业生产、科学研究和日常生活中。随着计算机的普及,数据采集系统在日常生活中的应用越来越显著。由于基于DSP芯片的高速电子器件成本和制作工艺,以及高密集的技术含量,使得高速数据采集卡的价格昂贵。而复杂可编程逻辑器件(CPLD)能够将大量的逻辑功能集成于一个单片集成电路中,以其时钟频率高,内部延时小,速度快,效率高,组成形式灵活等特点在高速数据采集方面有着单片机和DSP无法比拟的优势。 　　1 设计思路 　　该系统由数据输入单元、数据处理单元、数据输出单元三大部分组成。其中数据输入单元是由状态机控制ADC0809实现。输人信号可以是各种形式,它可以是语音信号、调制后的电话信号、编码的数字信号、压缩的图像信号,也可以是各种传感器输出的信号。A/D能将模拟信号变换成数字信号,但必须满足香农采样定理,也就是为了保证不丢失信息的所有信息,采样频率必须高于输入信号最高频率的2倍。A/D变换后得到的数字信号输人到CPLD芯片;再由CPLD芯片对该数字信号进行各种数字信号算法的处理。经过处理后的数字信号再经过数/模转换器ADC0832将其输出。 　　2 系统各部分的功能及实现 　　2.1 数据输入电路 　　数据输入电路主要是由状态机控制ADC0809实现[1-6]。其中START为转换控制信号,高电平有效;ALE是3位通道选择地址(ADDC,ADDB,ADDA)信号的锁存信号,高电平有效;EOC是转换情况状态信号(类似于AD574的STATUS),当启动转换约100 μs后,EOC产生一个高电平,以示转换结束,转换期间一直处于低电平。一旦START有效后,状态信号EOC即变为低电平,表示进入转化状态。转换结束后,EOC将变为高电平。OE为数据输出允许信号,当OE为高电平时,则控制打开三态缓冲器,把转换好的8位数据结果输至数据总线。其工作时序如图1所示 　　图1 ADC0809工作时序图 　　对ADC0809的工作过程分析可知:其工作处于??6个??状态。在状态St1中,ALE高电平将ADC0809的??8路??采样输入通道地址存入ADC0809地址锁存器中。在状态St3中需要对ADC0809工作状态信号EOC进行循环检测,如果为低电平,表示转换没有结束,仍需要停留在St3 状态中等待,直到EOC变成高电平后才说明转换结束,在下一时钟脉冲到来时转向状态St4。在状态St4,由状态机向ADC0809发出转换好的8位数据输出命令,这一状态