[工学]第5章 存储器.ppt

西南交通大学电气工程学院 第五章 存储器 第1节 半导体存储器芯片 第1节 半导体存储器芯片 第1节 半导体存储器芯片 第2节 CPU对内存的访问 第2节 CPU对内存的访问 第2节 CPU对内存的访问 第2节 CPU对内存的访问 第2节 CPU对内存的访问 第2节 CPU对内存的访问 第2节 CPU对内存的访问 第2节 CPU对内存的访问 第2节 CPU对内存的访问 第2节 CPU对内存的访问 第2节 CPU对内存的访问 第2节 CPU对内存的访问 第3节 主存系统扩展与地址译码 第3节 主存系统扩展与地址译码 第3节 主存系统扩展与地址译码 第3节 主存系统扩展与地址译码 第3节 主存系统扩展与地址译码 第3节 主存系统扩展与地址译码 第3节 主存系统扩展与地址译码 第3节 主存系统扩展与地址译码 第3节 主存系统扩展与地址译码 第3节 主存系统扩展与地址译码 第3节 主存系统扩展与地址译码 第3节 主存系统扩展与地址译码 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 第4节 主存系统分析与设计举例 课 后 练 习 课 后 练 习 0 0 A15 1 1 A14 0 0 A13 1 … 1 1 0 0 … 0 1 0 A0 … A10 A11 A12 C2： 4800H 4FFFH 0 0 A15 1 1 A14 0 0 A13 1 … 1 0 1 0 … 0 0 1 A0 … A10 A11 A12 C3： 5000H 57FFH 1）余下高位(A15-11)全部参与译码，因此是全译码； 2）采用3/8译码器，译码得到8个输出，由于只有3个芯片，只需要3个片选信号。译码器的其他输出可留待以后扩展； 3）每片的每个单元都有确定的地址，6KB个单元总的地址范围为4000H ~ 57FFH。 说 明： 例：同上例，但译码器修改如下。 138 A11 A12 A13 A B C G1 G2A G2B A14 MREQ Y0 Y1 Y2 CE1 CE2 CE3 解：分析地址范围。 × × A15 1 1 A14 0 0 A13 1 … 1 0 0 0 … 0 0 0 A0 … A10 A11 A12 C1： 4000H 47FFH 地址范围：4000H ~ 47FFH 或：C000H ~ C7FFH C000H C7FFH × × A15 1 1 A14 0 0 A13 1 … 1 1 0 0 … 0 1 0 A0 … A10 A11 A12 C2： 4800H 4FFFH × × A15 1 1 A14 0 0 A13 1 … 1 0 1 0 … 0 0 1 A0 … A10 A11 A12 C3： 5000H 57FFH C800H CFFFH D000H D7FFH 1）余下高位中，A15未参与译码，因此是部分译码； 2）各单元地址的低15位是确定的，但最高位A15可以是0或1，因此每个单元都可以有两个地址。这种情况称为地址重叠。 产生地址重叠的根本原因在于高位地址未参与译码。 因此，全译码法不会有地址重叠，而线选法和部分译码法都可能有地址重叠。 说 明： 例：P.215 1）芯片数的计算 ROM——27128：16K×8，扩展为16KB，需1片； RAM——6264： 8K×8，扩展为16KB，需2片。 2）片选信号的确定 27128：只有一片，各信号线直接与系统总线相连； 6264：2片，字扩展。 共需3个片选信号。 3）片内地址线的确定： 27128片内地址需14位，A13-0； 6264片内地址需13位，A12-0。 4）地址分配与片选信号的形成。 0 0 A15 1 1 A14 0 0 A13 1 … 1 0 … 0 A0 … A12 1#6264 4000H 5FFFH CE1=A15+A14+A13 0 0 A15 1 1 A