模拟电子技术康华光第5章1.ppt

* J K Qn Qn+1 说 明 0 0 0 0 0 1 状态不变 0 0 1 1 0 1 置 0 1 1 0 0 0 1 置 1 1 1 1 1 0 1 翻 转 1 1 1 t y ü JK 触发器的功能表 Qn 0 1 t y ü J=X K=1 J=1 K=X J=X K=0 J=0 K=X 任何结构的JK触发器都具有与以上相同的功能表、特性方程及状态转换图。 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn （2）逻辑功能 5.2.2 JK触发器(主从JK触发器) * J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器真值表 已知CP、J、K 信号的波形，触发器的初态为0 ,画出输出端Q的工作波形。 低电平触发 在高电平处接收输入信号 在CP脉冲的高电平期间将输入信号存储于主触发器。 在CP脉冲的低电平到来时发生状态变化。 5.2.2 JK触发器(主从JK触发器) * 逻辑符号 引脚图 预 置 输 入 端 清 零 输 入 端 1、逻辑符号和引脚图 高速CMOS双JK触发器 属于负跳沿触发的边沿触发器 主从TTL的7476、74H76、边沿TTL74LS76等，功能都一样。 5.2.2 JK触发器(主从JK触发器) * 输 入 输 出 CP J K Q L H × × × H L H L × × × L H H H L L Qn H H H L H L H H L H L H H H H H Qn 2 集成主从JK触发器---HC76 5.2.2 JK触发器(主从JK触发器) * 只要将JK触发器的J、K端连接在一起作为T端(J = K = T)， 就构成了T触发器. 1)特性方程  T触发器的功能是T为1时，为计数状态，T为0时为保持状态。 ? 2)T触发器逻辑功能表 T Qn Qn+1 0 0 0 0 1 1 1 0 1 1 1 0 * （1）逻辑符号和引脚图 逻辑符号 引脚图 异 步 置 位 端 异 步 清 零 端 1RD 5.2 .4 D 触发器 * CP D Qn+1 ? 0 1 1 0 ? 1 1 1 1 ? × 1 1 Qn × × 0 1 0 × × 1 0 1 × × 1 1 不用 5.2 .4 D 触发器 * 异步输入端 5.2 .4 D 触发器 * * 数字系统中常要求所有触发器在时钟脉冲 CP 的控制下同时触发翻转。 * 数字系统中常要求所有触发器在时钟脉冲 CP 的控制下同时触发翻转。 * 触发器的初态为0，维持阻塞D触发器状态变化产生在时钟脉冲的上升沿， 其次态决定于该时刻前瞬间输入信号D。 * S R Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Ф 同步RS触发器真值表 在CP为低电平期间，触发器的状态不变。 在CP为高电平期间，R、S信号影响触发器的状态。 5.1.2 同步RS触发器 * 例1 同步RS触发器及逻辑门组成的时序电路及输入CP、D端波形如图所示，设触发器初态为0，试画出触发器Q 端的输出电压波形。 解：同步RS触发器S=D，R= D, 电路只有置0、置1两种逻辑功能。 S(R) 5.1.2 同步RS触发器 同步RS触发器存在的问题： * 在CP的高电平期间，如R、 S变化多次，则触发器的状态也会变化多次。触法器不能实现每来一个时钟只变化一次。 5.1.2 同步RS触发器 若要达到每来一个时钟只变化一次，对信号的要求是：信号的最小周期大于时钟周期。 电路对信号的敏感时间长，抗干扰能力差。 * 1、由两个同步RS触发器组成的主从触发器 S CP R G 8 G 7 G 9 G 5 G 6 1 Q Q G 3 G 1 G 2 G 4 主触发器 从触发器 1 Q’ Q’ 主触发器根据R、S的状态触发翻转 0 从触发器的状态不受影响 0 1 主触发器的状态不受R、S的影响 从触发器据Q’、Q’的状态翻转 1S C1 1R Q Q 逻辑符号 触发器在时钟脉冲的负跳沿触发翻转，输入信号在CP正跳沿前加入 。 功能与同步RS触发器的 功能一样。 动作特征：CP的高电平期间存储信号，在CP的低电平到来时触发器状态变化。 * 逻辑符号 引脚分布图 该触发器分别有三个S 端和三个R 端，分别为与逻辑关系，即1R = R1·R2·R3，1S = S1·S2·S3。 5.1.3 主从触发器 * 主从 RS