- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
微型自我时序微处理机-基於FPGA的非同步电路设计实例.PDF
南台科技大學學報第 35 卷第 1 期‧2010 年 5 月 71
微型自我時序微處理機-基於 FPGA的非同步電路設計實例
盧欣農
南台科技大學電子工程系 研究生
楊榮林
南台科技大學電子工程系 助理教授
尤偉霖、陳三霖
南台科技大學電子工程系 學生
摘要
油價不斷的攀升已不再是什麼值得訝異的新聞了,高價能源所延伸出的問題,在未來的幾年將日趨
嚴重, 針對這問題尋找乾淨且便宜的替代能源當然是最好的解決辦法,然而我們並非能源方面的專才,
因此我們將從其它的途徑,來為這個嚴重的總體問題盡一份心力。於過去幾年來我們致力於推廣低功耗的
數位電路設計方法及從事相關 EDA 工具的研究與開發,我們持續的將所有的研發能量投注於已被證實有
低功耗特性的自我時序及非同步電路,已累積了多年來的研究成果與非同步電路實作經驗,我們在此提出
一基於 FPGA 的非同步數位系統設計流程,同時以一微型自我時序微處理機做為實際設計案例,並在 Altera
及 Xilinx 的 FPGA 實驗平臺上完成實體的測試驗證。該微處理機的非同步有限狀態機是採四相式延伸爆
發模式協定所設計,自我時序資料流路徑則以資料包裹式協定搭配應對延遲元件所組成,在本文中將對該
微型自我時序微處理機的結構、設計流程、高階合成、乃至 FPGA 實作做更詳盡的說明,並同時以完成的
模擬結果及實驗板上的量測數據來證明該基於 FPGA 非同步數位系統設計流程的實用性。
關鍵字:非同步、自我時序、低功耗、可程式化邏輯陣列、延伸爆發模式、精簡指令集電腦
Tiny Self-timed Microprocessor: A Case Study of
FPGA-based Asynchronous Circuit Design
Shin-Nung Lu, Jung-Lin Yang, Wei-Lin Yu and San-Lin Chen
Department of Electronic Engineering, Southern Taiwan University
Abstract
In the past decades, academic and commercial asynchronous EDA tools are booming like bamboo shoots after
a spring shower. However, the development of the tools is dispersed and lack of integration and compatibility. It
is inconvenient for asynchronous circuit engineers and also for those who are potentially becoming one. In this
paper, we present a practical asynchronous circuits design flow for rapid prototyping and design training.
Collecting valuable findings and results from our past researches with N
文档评论(0)