原创力文档- 1、本文档共129页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
[信息与通信]14VHDL基本语法
1 VHDL基本语法 2012-3-16 3.1 引言 3.2 VHDL的基础知识 3.3 VHDL结构体的描述方式 3.4 结构体的子结构形式 3.5 顺序语句和并发语句 3.6 VHDL中的信号和信号处理 3.7 元件例化 VHDL的特点： 1.支持多种设计方法和技术。 2.与工艺技术独立。 3.多层次描述能力。 4.标准化,易于共享和复用。 VHDL程序的构件 实体 结构体 程序包 配置 库 VHDL的版本：IEEE STD 1076.1987[LRM87] IEEE STD 1076.1993[LRM93] 8位计数器 2 结构体 (ARCHITECTURE) ARCHITECTURE 结构体名 OF 实体名 IS [定义语句] BEGIN [并行处理语句] END 结构体名; ? PACKAGE 程序包名 IS [说明语句] END [PACKAGE] [程序包名]； PACKAGE BODY 程序包名 IS [说明语句] END [PACKAGE BODY] [程序包名]； LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; PACKAGE upac IS CONSTANT k : INTEGER := 4; TYPE instruction IS ( add, sub, adc, inc, srf, slf , mov ); SUBTYPE cpu_bus IS STD_LOGIC_VECTOR ( k-1 DOWNTO 0 ); END upac; 1．STANDARDD程序包 2. TEXTIO程序包 3．STD_LOGIC_1164程序包 4．NUMERIC?STD和NUMERIC_BIT程序包 ? 5．VITAL_TIMING和VITAL_PRIMITIVE程序包 6．MATH_REAL和MATH_COMPLEX 程序包
文档评论（0）