[工学]12STU.pptVIP

1 8.1 硬件设计概述 8.2 DSP系统的基本设计 8.3 DSP的电平转换电路设计 8.4 DSP存储器和I/O的扩展 8.5 DSP与A/D和D/A转换器的接口 8.6 DSP系统的硬件设计实例 2 8.1 硬件设计概述 3 DSP最小系统设计 8.2 DSP系统的基本设计 4 TMS320C54的电源分两种 内核电源_CVDD I/O电源_DVDD 1.8V 3.3V 5 类 型 供电 功率 自身 热耗 设计难易程度 电源 质量 价 格 线性电 源芯片 小 大 易 好 低 开关电 源芯片 大 小 难 相对差 低 电源模块 大 小 易 相对差 高 6 产生电源的芯片 Maxim ：MAX604 MAX748 TI ： TPS71xx TPS72xx TPS73xx 7 NC 1RESET NC NC 1GND NC 1EN FB/SENSE 1IN 1OUT 1IN 1OUT NC 2RESET NC NC 2GND NC 2EN 2SENSE 2IN 2OUT 2IN 2OUT NC NC NC NC C3 33F 3.3V 1 2 3 4 5 6 7 9 10 11 12 13 17 15 16 8 14 CVDD RS TMS320VC5402 DVDD GND 18 19 20 21 22 23 24 25 26 27 28 1.8V D2 D3 C2 33F C1 1F C0 1F 5V R1 100k R2 100k PG RESET to DSP TPS73HD318 DL5817 DL4148 DL4148 D1 产生电源的芯片 8 DSP最小系统设计 9 复位电路的设计 软件复位：是通过执行指令实现芯片的复位 硬件复位：是通过硬件电路实现复位。 上电复位 手动复位 自动复位 10 上电复位电路 上电复位电路是利用RC电路的延迟特性来产生复位所需要的低电平时间。 11 手动复位电路 手动复位电路是通过上电或按钮两种方式对芯片进行复位。 12 当系统发生故障或死机时可通过该电路对系统进行自动复位。 自动复位电路的功能可以通过 “看门狗”芯片实现。 自动复位电路 13 DSP最小系统设计 14 由MAX706R组成的自动复位电路如图： 自动复位电路 15 DSP最小系统设计 16 (1) 使用外部时钟源 VDD 外部晶振 X2/CLKIN X1 时钟电路的设计 17 时钟电路的设计 (2) 使用内部时钟源 18 DSP最小系统设计 19 8.1 硬件设计概述 8.2 DSP系统的基本设计 8.3 DSP的电平转换电路设计 8.4 DSP存储器和I/O的扩展 8.5 DSP与A/D和D/A转换器的接口 8.6 DSP系统的硬件设计实例 20 8.3 DSP的电平转换电路设计 1.各种电平的转换标准 VOH: 输出高电平的下限值； VOL: 输出低电平的上限值； VIH: 输入高电平的下限值； VIL: 输入低电平的上限值。 5V TTL和3.3V TTL: 转换标准相同 3.3V TTL和5V CMOS : 存在电平匹配的问题 21 3.3V TTL器件(LVC)驱动5V CMOS器件 电平转换标准不相同，接口电平不满足要求。 不能直接驱动，需加入双电源供电的接口电路,如: TI公司的SN74ALVC164245、SN74LVC4245等。 22 Example: DSP芯片与5V器件的接口 74LVC 16245 EPROM 器件\电平 VOH VOL VIH VIL TMSVC5402 2.4V 0.4V 2.0V 0.8V Am27C010 2.4V 0.45V 2.0V 0.8V 23 一个系统同时存在3.3V和5V系列芯片时，必须考虑它们之间的电压兼容性的问题。 ① 3.3V的芯片是否能承受5V电压； ② 驱动器件的输出逻辑电平与负载器件要求的输入逻辑电平是否匹配； ③ 驱动电路允许输出的最大电流是否大于负载器件所要求的输入电流。 8.3 DSP的电平转换电路设计 24 8.1 硬件设计概述 8.2 DSP系统的基本设计 8.3 DSP的电平转换电路设计 8.4