计算机原理第六章存储系统.pptVIP

第六章 存储系统 * 第一节 半导体存储器芯片 一、 静态 RAM 芯片(SRAM) 1、静态 MOS 存储单元电路举例 ? 定义：T1导通、T2截止，存“0” （A点低） T2导通、T1截止，存“1” （A点高） ? 保持状态：字线 Z 低电平、位线W、W 高电平， T5、 T6管截止 ? 工作状态： 写操作：写“1”：字线 Z 加高电平，位线W加 低电平，使T1截止、 T2导通（“1”状态） 写入结束：字线 Z ：低电平，位线恢复高电平。 读操作：字线 Z 加高电平 若原存“1”: T2导通,电流从W线?T6 ?T2读“1”线有电流 若原存“0”: T1导通,电流从W线?T5 ?T1读“0”线有电流 读结束: 字线 Z: 低电平 写“0”：字线 Z 加高电平，位线 W 加 低电平，使T1导通、 T2截止（“0”状态） 2、SRAM 存储芯片举例 （Intel 2114） （1）内部结构 1K*4位 每个位平面1024单元（64行*16列） ?输入：片选CS、写命令WE均为低（电平），打开输入三态门，数据总线?M。 ?输出：片选CS低、写命令WE为高（电平），打开输出三态门，M ?数据总线。 （2）引脚 （3）读 / 写时序 ?读周期：①送地址②发片选CS③经tC0（片选到数据输出延迟）则数据输出。 ?写周期：①送地址②发CS、WE③送数据。 二、 动态 RAM 芯片（DRAM） 1. 单管 MOS 动态存储单元电路 定义： C有电荷，存“1” C无电荷，存“0” 保持状态： 字线及位线均为低电平。 W Z C C’ T 工作状态： 写操作：字线加入高电平 写“1”：位线加高电平，经T对C充电（V1） 写“0”：位线加低电平，电容C经T放电（V0） 写结束：字线、位线加低电平。 读操作：先对位线W预充电，使其分布电容C’充电至Vm=（V1+ V0）/2 。字线加高电平。 若原存“1”：C经T向位线W放电，使W电平上升 若原存“0”：则W经T向C充电，使W电平下降。 为破坏性读出，需立即重写。 2. DRAM芯片举例 Intel 2164 (64k*1位) (1) 内部结构 (2) 引脚及功能 16脚封装 地址 8 位：A7 ?A0 （行列地址，分时复用） RAS 行选，CAS列选（低电平将A7 ?A0 作为行或列地址锁存） Din 数据输入，Dout数据输出，WE写使能 引脚1（NC）：自动刷新端 （3）读/写时序 （a）读周期：送行址，发行选（RAS=0） 发读令WE=1，送列址，发列选（CAS=0） （b）写周期：送行址，发行选（RAS=0） 发写令WE=0（准备写），送写入数据， 送列址，发列选（CAS=0） 三 、半导体只读存储器 1、掩模型只读存储器 MROM 2、可编程（一次编程型）只读存储器 PROM 3、可擦除可编程（可重编程）只读存储器EPROM 2716 EPROM；2K*8位 4、电擦除可重写只读存储器EEPROM（E2PROM） （1）字擦除方式 （2）数据块擦除方式 快擦写型电可重写编程只读存储器 Flash EPROM 第二节 主存储器组织 一、主存储器逻辑设计 1、位扩展 用1M*1位的存储芯片，组成1M*8位（1MB）的主存 采用数据线相拼接，共用一个片选信号 2、字数（编址空间）扩展 高位地址译码产生若干不同片选信号，按各芯片在存储空间分配中所占的编址范围，分送给芯片。低位地址线直接送往各芯片,选片内某单元。 例:半导体存储器总容量4k*8位,其中固化区2KB, 选用EPROM芯片2716(2K*8/片),工作区2KB,选用 SRAM芯片2114(1K*4/片),地址总线A15 ? A0 ，双向 数据总线D7 ? D0 (1)芯片选取与存储 空间分配 共需: 2716 : 1片, 2114: 4片 存储空间分配: 0000 07FF 2K * 8 0800 0BFF 1K *4 1K *4 0C00 0FFF 1K *4 1K *4 (2).地址分配与片选逻辑 芯片容量 芯片地址 片选信号 片选逻辑 2K A10—A0 CS0 A11 1K A9—A0