基于EDA的多功能数字电子钟的设计仿真研究.docVIP

本科生毕业论文 基于EDA的多功能数字电子钟的设计仿真研究 独 创 性 声 明 本人郑重声明：所呈交的毕业论文（设计）是本人在指导老师指导下取得的研究成果。除了文中特别加以注释和致谢的地方外，论文（设计）中不包含其他人已经发表或撰写的研究成果。与本研究成果相关的所有人所做出的任何贡献均已在论文（设计）中作了明确的说明并表示了谢意。 签名： 　 　　　　　　　　　　　 　　　 年　　 月　　 日 授 权 声 明 本人完全了解许昌学院有关保留、使用本科生毕业论文（设计）的规定，即：有权保留并向国家有关部门或机构送交毕业论文（设计）的复印件和磁盘，允许毕业论文（设计）被查阅和借阅。本人授权许昌学院可以将毕业论文（设计）的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编论文（设计）。 本人论文（设计）中有原创性数据需要保密的部分为（如没有，请填写“无”）： 签名： 　 　　 年　 　 月　 　日 指导教师签名： 　　 年　 　 月　 　日 摘 要 本设计利用大规模集成电路CPLD，设计了多功能数字电子钟，由于采用了层次化结构化设计方法，将其分成若干个功能模块设计、仿真、调试，最后将各功能模块组合起来联试。设计采用VHDL硬件描述语言实现，时间显示采用八位LED数码管显示。该数字电子钟可直接清零，对“时”和“分”进行修改校正，还可实现整点报时，整点报时的同时LED灯花样显示。 关键词：CPLD；多功能数字电子钟；VHDL ABSTRACT Using large-scale integrated circuit CPLD, designs a multifunctional digital electric clock, as a result of using the hierarchical structure design method, it will be divided into several functional modules to design, simulate, and debug, and finally combine these functional modules to test and run. This design uses the VHDL hardware description language, the time display uses eight LED digital tube to display. This digital electric clock can be directly reseted, it can modify hour and minute. It also can reach integral point to alert , at the same time, the LED lights lighten by turn. Key words:CPLD; a multifunctional digital electric clock; VHDL 目 录 1前言 1 1.1 CPLD器件介绍 1 1.2 VHDL语言介绍 1 1.3 MAX+plusII开发工具介绍 2 2 设计的要求、目的及硬件要求 4 2.1 设计要求（数字电子钟的功能） 4 2.2 设计目的 4 2.3 硬件要求 4 3 设计原理 5 4 系统设计 7 4.1 系统的顶层图 7 4.2 实验连线 8 4.3 分、秒计数器模块 8 4.4 小时计数器模块 8 4.5 扬声器及彩灯声光报警模块 11 4.6 时间数据扫描分时选择模块 13 4.7 LED显示驱动功能 14 5 数字电子钟VHDL文本 15 6 系统调试与性能分析 26 6.1 仿真波形 26 6.2 下载及调试 32 6.3 性能分析 33 总 结 34 参考文献 35 致 谢 36 1前言 1.1 CPLD器件介绍 CPLD复杂可编程逻辑器件，是由PAL和GAL器件发展出来的逻辑器件，相比之下它具有规模较大，结构较复杂的特点，属于大规模数字集成电路的范畴。它是一种由用户根据各自不同的需要，而自己设计构造的、具有某些逻辑功能的数字集成电路。它的基本设计方法是借助于集成开发软件平台，用系统的原理图、硬件描述语言等方法，生成相对应的目标文件，通过下载电缆（“在系统”编程）将源程序的代码传送到目标芯片当中，实现要设计的数字集成电路系统。它具有的特点是：编程灵活方便、集成度比较高、设计开发所需要的周期时间短、适用的范围广泛、开发工具比较先进、设计制造的成本低廉、对设计者的硬