实验11逻辑门及组合逻辑电路.PDF

实验 11 逻辑门及组合逻辑电路 实验 11a 集成逻辑电路、组合逻辑电路 实验目的 1. 掌握与非门、或非门、与或非门及异或门的逻辑功能。 2. 了解三态门的逻辑功能以及禁止状态的判别方法。了解三态门的应用。 3. 掌握组合逻辑电路的设计和实现方法。 4. 了解半加器、全加器的逻辑功能及三变量表决电路的逻辑功能。 实验原理说明 门电路是组成逻辑电路的最基本单元，与非门是组成各种组合电路的基本的环节，其他 各种类型的电路通常是在与非门的基础上派生而得的。 1． 常用门电路的逻辑符号和逻辑函数表达式 表3.11a.1 常用门电路的逻辑符号和逻辑函数表达式 名称 与非门 或非门 与或非门 异或门 三态非门 Y Y Y Y Y Y 逻辑 ≥1 ≥1 1 符号 EN EN A B C D A B C D A B A G A G A B 逻辑 G=0 G=1 Y=A 表达 Y ABCD Y A =+B Y AB =+CD Y A⊕B Y=A G=0 禁止 式 G=1 禁止 *2．三态门 三态门输出有三种状态，“0”、“1”和“禁止”状态。其逻辑符号及逻辑功能见表 3.11a.1。 3．半加器的逻辑功能 在加法运算中，只考虑两个加数本身相加，不考虑从低位来的进位，这种加法器称为半 加器。其逻辑状态表见表 3.11a.2中的理论输出。 表3.11a.2 半加器逻辑状态表 输 入 理 论 输 出 实 验 输 出 A B S (和) C (进位) S (和) C (进位) 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 其逻辑函数表达式为 S AB =+AB A =⊕B