毕业论文--数字电路课程设计报告--基于1602液晶屏的数字万年历Verilog版_精品.doc

毕业论文--数字电路课程设计报告--基于1602液晶屏的数字万年历Verilog版 ⑦系统设置模块（功能拨码开关） 注：本系统只用到了开发板上的以上几个拨码开关作为系统控制 3．系统芯片管脚配置情况 数字万年历系统I/O配置表： 接口 名称 类型 输入/输出 结构图上 的信号名 引脚号 说明 时钟 输入 clk D13 系统输出时钟源 系统复位 输入 rst_n P25 系统复位开关 时间设定 输入 key_r G26 设定复位按键 设定移位 输入 key_yi N23 设定移位按键 设定/加 输入 key_jia P23 功能“加”按键 设定/减 输入 key_jian W26 功能“减”按键 闹钟设定 输入 alr_clk_set N26 闹钟设定开关 闹钟开关 输入 alr_clk_sw N25 闹钟开关控制开关 1602开关 输入 sw3 AF14 液晶屏显示开关控制开关 1602背光 输入 sw2 AE14 液晶屏背光开关控制开关 1602读写控制 输入 sw1 AD13 液晶显示屏读写控制开关 1602开关 输出 lcd_on L4 液晶屏开关控制输出 1602背光 输出 lcd_blon K2 液晶屏背光控制输出 1602读写控制 输出 rw K4 液晶显示屏读写控制输出 1602使能端 输出 en K3 液晶显示屏使能输出 1602数据/命令 输出 rs K1 液晶显示屏命令/数据选择输出 1602数据 8位 输出 data[7…0] ― 液晶屏并行数据输出 数码管7 7位 输出 seg7[6…0] ― 数码管7并行数据输出 数码管6 7位 输出 seg6[6…0] ― 数码管6并行数据输出 数码管5 7位 输出 seg5[6…0] ― 数码管5并行数据输出 数码管4 7位 输出 seg4[6…0] ― 数码管4并行数据输出 绿色LED灯 输出 led_g[7…0] ― 整点报时绿色LED灯输出 红色LED灯 输出 alr_led_g[15…0] ― 闹钟报时红色LED灯输出 四．系统的Verilog设计 1．根据上述分析设计，系统的代码编写可分为如下三个模块文件实现： ①key_scan模块文件 模块功能及其实现算法描述： 功能：四个设置按键的消抖及其处理，产生在长按下复位键下的有效状态送万年历时间设定，以及在闹钟有效状态下的按键输出。 算法描述：每个消抖处理才用延迟打两拍的处理方法实现消抖20毫秒，其中对于设定复位按键设定长按下达3S为有效输出，短按一下置无效，在设置复位有效状态下其他三个按键对于万年历时钟部分方有效。在闹钟设置开关有效状态下，其他三个按键对于闹钟设定有效。 ②clock模块文件 模块功能及其实现算法描述： 功能：万年历时间产生模块，包括时间中的秒，分，时，星期，上/下日，月，年的产生和处理，闹钟寄存器的设置，整点报时的处理及输出显示，闹钟报时的处理及显示。 算法描述：对于秒，分，时，中的每一位十进制数，代码中定义一个4位二进制数来表示（如秒时间定义2个4位二进制数表示秒的十位和个位），采用逐级计数的方法产生相应的时间信号，在设置按键有效或者前一级时间信号产生进位时，当前时间相应加1或者减一，以此类推产生更高级的时间信号（如分对于秒来说有高级信号，秒满60对分信号为进一信号），在日，月模块的判断处理才有内嵌多个case语句的方法实现，而平润年的判断则采用对年份的十位和个位拼接利用case语句判断在非整百年下是否为闰年，而对于整百年情况下再拼接年的百位和千位，再内嵌一个case语句用同样的方法进行判断是否为闰年。 ③display模块文件 功能：液晶显示屏的驱动，万年历时间译码成1602的ASCII码字符，闹钟寄存器的译码及6个7段数码管的驱动。 算法描述：根据液晶显示屏1602的驱动时序图（如下图，由于本系统只用到了1602的写时序，故读时序不给出），可编写1602的状态机驱动,有时序图可知，初始化是，RS 0，EN 0状态下，下一个状态送出命令数据，再下一个状态将EN 1，即产生高脉冲信号，完成一次命令的初始化，相应显示输出一个字符驱动方法也也一直，只需将上述的RS 1即可，驱动状态机如下图。相应的ASCII码译码详见源代码。对于闹钟的译码也详见源代码。数码管的驱动直接才有并行数据输出即可。 Lcd1602液晶显示屏写时序图 LCD1602驱动状态机 ④顶层模块为：clk_1602 2．系统Verilog代码软件分析综合结果 系统Verilog模块综合的RTL视图如下： 系统综合报告如下： 3．系统代码的重要变量及模块名称 由于系统代码量较大，其中涉及的寄存器变量较