第一章EDA技术知识.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第一章EDA技术知识.ppt

EDA技术 ElectronicDesignAutomation ;关于课程;课程介绍;课程介绍;课程介绍;课程介绍;课程介绍;关于我;什么是EDA?;什么是EDA?;EDA技术的应用;EDA技术的应用;EDA技术的应用;EDA技术的应用;EDA技术的发展;EDA技术的发展;EDA技术的发展;EDA技术的发展;(1)高层综合(HLS,High Level Synthesis)的理论与方法取得较大进展,将EDA设计层次由RTL级提高到了系统级(行为级),并划分为逻辑综合和测试综合。;EDA阶段的主要特征; (2)采用硬件描述语言HDL来描述设计,形成了VHDL (Very High Speed Integrated Circuit HDL)和Verilog HDL 两种标准硬件描述语言。均支持不同层次描述,使复杂IC的描 述规范化。多应用于FPGA/CPLD的设计中。;(4)为带有嵌入IP模块的ASIC设计,提供软硬件协同系统设 计工具。协同设计是当今系统集成的核心,它以高层系统设 计为主导,以性能优化为目标,融合逻辑综合、性能仿真、 形式验证和可测性设计。 产品如Mentor Graphics公司的Seamless CAV。 ;SOC时代;SOC时代;SOC时代;关于EDA厂商;EDA技术实现的目标;概念:IP核; “软核”(Soft Core)-“虚拟器件” 在EDA技术领域中,把用HDL语言建立、功能经过验证、可 以综合实现、电路集成总门数在5000门以上的HDL模型称之为 “软核”,而把由软核构成的器件称为“虚拟器件”。 “固核” (Firm Core) 通常是指已在某一CPLD或FPGA器件上实现、经证明是正确;深亚微米;可编程逻辑器件的设计流程;综合(synthesis);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字电路基础(回顾);数字系统EDA设计语言;数字系统EDA设计语言;数字系统EDA设计语言;VHDL具有以下主要优点:;数字系统EDA设计语言;数字系统EDA设计语言;数字系统EDA设计语言;数字系统EDA设计语言;数字系统EDA设计语言;数字系统设计方法;数字系统设计??法;数字系统设计方法;数字系统设计方法;数字系统设计方法;数字系统设计方法;;数字系统设计方法;数字系统设计方法;数字系统设计方法;面向FPGA/CPLD的开发流程;面向FPGA/CPLD的开发流程;面向FPGA/CPLD的开发流程;面向FPGA/CPLD的开发流程;面向FPGA/CPLD的开发流程;可编程逻辑器件概述;可编程逻辑器件概述;可编程逻辑器件概述;可编程逻辑器件概述; SOPC(片上可编程系统)技术最早由Altera公司提出,是基于FPGA解决方案的SOC片上系统设计,将处理器、I/O口、存储器以及重要的功能模块集成到一片FPGA内。 SOPC设计包括以32位Nios II软核处理器为核心的嵌入式系统的硬件配置、硬件设计、硬件仿真、软件设计、软件仿真等。 在应用的灵活性和价格上SOPC有极大的优势,SOPC被称为“半导体产业的未来”。;;可编程逻辑器件概述;基本PLD器件的原理结构图 ;① PLD的发展历程 ; PLD的互补缓冲器 PLD的互补输入 PLD中与阵列表示 ;CPLD的结构与可编程原理 ;CPLD的结构与可编程原理;1.逻辑阵列块(LAB) ;2.宏单元 ;3.扩展乘积项 ;共享扩展项 ;4.可编程连线阵列(PIA) ;5.I/O控制块 ;查找表逻辑结构 ;FPGA查找表单元内部结构 ;Cyclone II系列器件资源分布;Cyclone III系列器件;Cyclone III系列器件;Cyclone III系列器件;Cyclone III系列器件;Cyclone III系列器件;Cyclone III系列器件;FPGA/CPLD产品概述 ;FPGA/CPLD产品概述 ;;MUX为例:只要信号a或b或sel发生变化,如果sel为0则输出a ; 否则 输出 b ;Verilog语言;module能够表示: ?物理块,如IC或ASIC单元 ?逻辑块,如一个CPU设计的ALU部分 ?整个系统 每一个模块的描述从关键词module开始,有一个名称(如SN

您可能关注的文档

文档评论(0)

youngyu0329 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档