山东农业大学《集成电路设计基础》15组合逻辑2.pptVIP

上节回顾 静态CMOS门 重要 版图-晶体管级结构图 构建复杂CMOS组合逻辑 组合逻辑门静态特性 静态传递函数与输入反转模式有关 并联支路的导通支路数 串联支路的衬偏效应 开关延时模型 输入波形对延时的影响 输入波形对延时的影响 延时对输入波形的依赖 确定一个复合门晶体管的尺寸 晶体管尺寸规划（最坏情况匹配） 假定典型反相器p/n管比例为2/1，欲使门内阻与其相同 —并联保持(考虑单个跳变；同时跳变时电阻并联，速度更快) —串联加倍(考虑同时跳变时，减小单个电阻) 复杂CMOS门的晶体管尺寸规划 扇入的影响 NAND tp~扇入函数的 tp 与扇出有关 逻辑门延时的组成 逻辑努力 一个门的逻辑努力g（Logical effort）是指：对给定的负载，当加大这个门的尺寸使之能提供与反相器相同的驱动电流时，这个门的输入电容与反相器输入电容的比。 反相器在所有的静态CMOS 门中具有最小的逻辑努力和本征延时。 逻辑努力（Logical effort ）随门的复杂度而加大。 不同逻辑类型本征延时的估计 电子与通信工程系 Vin Vout 输入高到低转换 A=1，B=1-0 延时为：0.69RpCL A=1-0，B=1 延时为：0.69RpCL 实际上单A跳变比单B跳变快 两个输入同时1-0 延时为：0.69(Rp/2)CL 输入低到高转换 A=1，B=0-1 延时为：0.69*2Rn