(数字电子技术）18 集成同步计数器.ppt

第 5 章 中规模集成时序模块及其应用  5.1.2 中规模集成同步计数器(７４ＬＳ１６１) 按计数器中触发器的时钟是否统一可分为同步计数器和异步计数器。 课题： 5.1.2.1 　同步二进制计数器74 LS161功能 5.1.2.2　用74LS161实现任意模值计数器 目的与要求： 1）理解集成计数器的功能 2）熟悉单片74LS161同步计数器基本的应用 电子技术教研室 数字电路 数字电子技术 电子技术教研室 第5章 中规模时序模块及其应用 数字电子技术 基础部电子技术教研室 第18次课 能对信号数目进行计数的逻辑电路叫作计数电路或计数器 引入 怎样做一个电子表/数字钟? 按计数过程中计数器输出数码规律可分为加法计数器（递增计数）、减法计数器（递减计数）和可逆计数器（可加可减计数）。 按预置方式可分为同步预置和异步预置。 按复位方式可分为同步复位和异步复位。 按编码方式可分为二进制计数、二—十进制计 数及其它任意进制计数。 重点：四位二进制计数器74LS161功能 难点： 集成同步计数器应用 一、 同步二进制（2n）计数器 三位二进制计数器 Q1 Q2 Q3 J K Q Q RD J K Q Q RD J K Q Q RD ? F1 F2 F3 CP 清0 1 1 状态表 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 0 1 1 0 1 1 0 1 1 1 1 1 1 1 0 0 0 状态图 000 001 010 011 100 101 110 111 模八（23） 计数器 二、 四位二进制同步计数器74LS161 1、逻辑符号与管脚排列 QA QB QC QD Cr A B C D LD OC P CP T 74LS161 惯用符号： DCBA:数据输入端 Cr: 清零端，低电平有效 LD: 置数端，低电平有效 CP: 时钟输入，上升沿有效 P、T：使能端，多片级联 QD QCQBQA：输出端 Oc：进位端， OC =TQAQBQCQD QA QB QC QD Cr A B C D LD OC P CP T 74LS161 74LS161功能表 CP Cr LD P T D C B A QD QC QB QA Ф 0 Ф Ф Ф ФФФФ 0 0 0 0 ↑ 1 0 Ф Ф d c b a d c b a Ф 1 1 0 Ф ФФФФ 保 持 Ф 1 1 Ф 0 ФФФФ 保 持 ↑ 1 1 1 1 ФФФФ 计 数 2 . 74LS161功能表 (2) LD：低电平同步置数,当LD=0且有CP上升沿时， 将数据输入端DCBA的数据送到输出端。即： QDQCQBQA=DCBA。QD是最高位；QA是最低位 (3).保持：当Cr=LD=1，PT=0时，计数器处于保持状态 (4).计数：当LD=Cr=P=T=1时，按四位二进制计数。当计数输出为“1111”，进位OC =TQAQBQCQD =1。 功能表能完全反映中规模器件的逻辑功能。 必须学会看懂真值表。 Cr:低电平异步清0. Cr = 0时，输出“0000”状态。 与CP 无关 由功能表切记： Cr ,LD 低电平有效； Cr=0 异步清0，与CP无关。 LD =0 同步置数；与CP有关。 Cr =LD =P=T=1时计数,与CP有关； Cr =LD =1，P?T=0 时保持,与CP无关。 模块自身固有功能 模2：QA 一级触发器构成的计数器； 模4：QBQA 前两级触发器构成的计数器； 模8：QC QB QA 前三级触发器构成的计数器； 模16： QD QC QB QA 四级触发器构成的计数器； ３.74LS161应用——实现任意进制计数器 反馈清零法 同步置数法 ＣＲ异步清零端 ＬＤ同步置数端 存在“过渡态” 方法灵活多样，没有“过渡态” 例1：试分析图示电路, 要求：（1）画出状态转移图 （2）指出计数器的模值 QA QB QC QD Cr A B C D LD OC P CP T 74LS161 1 1 CP 1 0