第四章+++触发器电路.ppt

把能够存贮一位二进制数字信号的基本逻辑单元电路叫做触发器(flip-flop,简称FF)。 触发器具有两个稳定状态，用来表示逻辑1和逻辑0(或二进制数的1和0），在触发信号作用下，两个稳定状态可以相互转换或称翻转,当触发信号消失后，电路能将新建立的状态保存下来。因此这种电路称为双稳态电路。 根据触发器电路结构的不同,可以把触发器分为: 基本RS触发器、同步RS触发器、边沿触发器等。 根据触发器逻辑功能的不同，又可以把触发器分为: RS触发器、D触发器、JK触发器、T和T′触发器等。 第一节 触发器的基本电路 一、基本RS触发器 基本RS触发器又称为RS锁存器(latch)，在各种触发器中，它的结构最简单，但却是各种复杂结构触发器的基本组成部分。 基本RS触发器 a) 逻辑图 b) 逻辑符号 ㈡ 逻辑功能 ⒈ 逻辑功能分析(真值表 ) 触发器在接收触发信号之前的原稳定状态称为初态→ Q n 触发器在接收触发信号之后建立的新稳定状态为次态→Q n+1 1 2 3 4 5 6 7 8 1) 状态转换特性表 2) 时序图(又称波形图) 是以输出状态随时间变化的波形图的方式来描述触发器的逻辑功能。 时序波形图 或非门组成的基本RS触发器 a)逻辑图 b)逻辑符号 或非门构成的RS触发器时序图 二、集成RS触发器 集成RS触发器是将组成RS触发器的各个逻辑门制作在一块芯片上，为了扩展其应用功能，有时还增加了一些附加逻辑门，使其应用更加灵活方便。 三、同步RS触发器 基本RS触发器触发信号直接控制着输出端的状态翻转，而实际应用时，常常要求触发器在某一指定时刻按输入信号所决定的状态触发翻转，这个时刻可由外加时钟脉冲(clock pulse，简称CP )来决定。由时钟脉冲控制的触发器称为同步触发器（或称钟控触发器）。 ㈠ 电路组成 同步RS触发器 a) 逻辑图 b)逻辑符号 CP=1时 ㈣ 存在的问题 与基本RS触发器相比，同步RS触发器对翻转增加了时间控制。但它要求在CP =1时触发器只能翻转一次，即CP =1期间R、S 的状态应不变，否则R、S 状态的变化将会引起触发器状态相应变化(空翻），则触发器的状态不能严格按时钟节拍而变化，从而失去同步的意义。因此这种工作方式的触发器在应用中受到一定的限制，现已逐渐为边沿触发器所代替。 第二节 边沿触发器 边沿触发器是能控制在某一时刻（CP 的上升沿或下降沿）进行翻转的触发器，与同步RS触发器相比，其抗干扰能力和工作可靠性得到较大提高，现已在电子技术中得到广泛应用。 按触发器翻转所对应的CP 时刻不同，可把边沿触发器分为CP 上升沿触发和CP 下降沿触发，也称CP 正边沿触发或CP 负边沿触发。按实现的逻辑功能不同,可把边沿触发器分为边沿D触发器和边沿JK触发器。 一、边沿D触发器 ㈠ 电路组成 边沿D触发器 a) 逻辑图 b) 逻辑符号 D触发器时序图 ㈣ 脉冲工作特性 对时钟脉冲的工作频率应有限制，不能超过其最高工作频率，具体使用时可参考制造厂家的产品手册。（手册P98) ㈤ 集成边沿D触发器 1. 74HC74 74HC74内含两个上 升沿D触发器，触发器的 置位端、复位端和时钟输 入端各自独立。 74HC74应用电路 用一个按钮即可实现电路的接通与断开 2. 74HC273 内含8个上升沿D触发器，各触发器采用公共的复位端和时钟输入端。 74HC273应用电路 二、边沿JK触发器 边沿JK触发器 a)上升沿触发型 b)下降沿触发型