OneNAND Flash操作性能与应用研究.docVIP

OneNAND Flash操作性能与应用研究 　　[摘要] 与NOR Flash和NAND Flash比较，新器件OneNAND Flash体系结构具有存储容量大、快速读取、快速编程和上电自启动等综合优点。分析和探讨了OneNAND Flash的读数、编程和擦除等操作时序，提供若干OneNAND Flash的应用参考方案。 　　[关键词] OneNAND Flash 体系结构 操作时序 应用方案 　　 　　OneNAND Flash是当今最富有创新概念的可编程、可擦除的半导体存储芯片[1]。这是三星电子运用十多年积累的NAND Flash技术，新近推出的一种集成有NAND存储内核、NOR接口逻辑和SRAM缓冲区的新型半导体存储芯片。它综合了NOR Flash高速读取、上电能够自启动、NAND Flash快速编程和高密度存储的诸多优点，是一种超高集成度的熔合式存储器（Fusion Memory）。目前在新一代3G移动电话、数码相机、便携式游戏机和MP4播放器等消费类电子产品中，OneNAND Flash被作为统一存储数据和代码的大容量存储器使用，有效地提高了产品的工作性能，降低了成本和功耗。本文以KFM2G16Q2M―DBE[2]为例，介绍OneNAND Flash存储芯片的体系结构，外部接口信号配置，分析和探讨它的读数、编程和擦除等操作时序，提供若干OneNAND Flash的应用参考方案。 　　 　　1 内部结构与接口信号配置 　　 　　KFM2G16Q2M―DBE存储芯片的集成位密度是2Gb（128M×16），芯片数据字长16位，采用1.8V供电。内部结构由三个逻辑模块组成，第一个是NAND Flash 模块，由2048个存储块组成（Block0～Block2047）。每个存储块由64个存储页面（Page0～Page63）组成。每个存储页面由主存储区（Main）和备用存储区（Spare）组成。Main区域由4个扇区（Sector0～Sector3）组成，每个扇区容量是256字（512字节）。Spare区域也是由4个扇区组成，每个扇区容量是8字（16字节）。即每个存储页面的容量是1KW（Main）＋32W（Spare）。 　　第二个是RAM缓冲区，由三个部分组成，其逻辑结构与Flash页面结构相同。即：①BootRAM存储区，容量是512W＋16W，地址范围是0～1FFH和8000H～800FH；②RAM0存储区，容量是1KW＋32W，地址范围是200H～5FFH和8010H～802FH；③RAM1存储区，容量是1KW＋32W，地址范围是600H～9FFH和8030H～804FH。 　　第三个是寄存器模块，地址范围是F000H～FFFFH，目前开发使用地址寄存器、命令寄???器、状态寄存器和配置寄存器等32个寄存器。地址寄存器用于寻址Flash块、页面和扇区，选择RAM0或者RAM1。CPU把操作命令写入命令寄存器后，芯片自动执行内部操作。状态寄存器自动记录芯片的实时状态，供CPU查询芯片操作是否成功完成等。 　　在芯片内部Flash数据传送到RAM0（1），叫做数据装入（Load）。RAM0（1）数据传送到Flash，叫做数据编程（Program）。CPU通过向地址寄存器和命令寄存器写入Flash地址信息和操作命令，控制芯片内部的数据装入、数据编程和存储块擦除等操作。装入RAM0（1）的数据由CPU读取。编程数据由CPU写入RAM0（1）后，再自动编程到Flash页面。CPU只能读取BootRAM数据，不能对其写入数据。CPU可以读写RAM0和RAM1存储区。OneNAND Flash的这种操作特点，称之为基于寄存器的接口操作（Register Based Interface）。 　　芯片的接口信号配置有：同步时钟信号CLK，频率是54MHz、66MHz或者83MHz；16位地址数据复合总线AD15～AD0，分时输入地址A15～A0和收发数据D15～D0；地址选通控制信号/AVD，输入低有效；中断输出信号INT，高电平指示芯片内部操作已经完成；忙/就绪输出信号RDY，高电平指示CPU可以迸发读取RAM0（1）数据。硬件复位信号/RP，输入低电平，芯片立即终止任何操作过程；读数据控制信号/OE，输入低有效；写控制信号/WE，输入低有效；芯片使能控制/CE，输入低有效；芯片内部结构和接口信号配置如图1，芯片总线操作功能如表1。 　　 　　 　　2 OneNAND Flash的存取操作 　　 　　2.1 数据装入操作（Load） 　　在芯片内部，把某个Flash页面数据传送到RAM0（1）缓冲区，叫做数据装入。分为单页面和多页面数据装入。 　　2.1.1 单页面数据装入 　　单个Flas