2微处理器结构及基本工作原理（三）.pptVIP

地址锁存器 存储器 I/O芯片 VCC 数据收发器 MN/MX RD CLK WR READY M/IO RESET ALE TEST BHE A16~A19 AD0~AD15 HLDA . HOLD . 8086 INTA . INTR DEN NMI DT/R BHE 时钟发生器 8282锁存器与8086的连接 8282的选通信号输入端STB和CPU的ALE端相连 8282的DI7～DI0接CPU的AD7～AD0 8282的输出DO7～DO0就是系统地址总线的低8位 OE为输出允许信号，当OE为低电平时，8282 的输出信号DO7～DO0 有效；而当OE为高电平时，DO7～DO0变为高阻抗。 在带DMA控制器的8086单处理器系统中，将OE接地即可。 最小模式8286与8086的连接 当一个系统中所含的外设较多时，数据总线上需要有发送器和接收器来增加驱动能力。发送器和接收器简称为收发器，也称为总线驱动器 8088系统，只用一片8286 就可构成数据总线收发器，而8086 系统中，则要用两片8286。 8286具有两组对称的数据引线，A7～A0为输入数据线，B7～B0为输出数据线 收发器中数据可双向传输 引脚信号T控制数据传输方向。当T=1 时，就使A7～A0为输入线，B7～B0为输出线；当T = 0时，则使B7～B0为输入线。 T和CPU的DT/ R 相连，DT/ R 为数据收发控制信号。 OE是输出允许信号，此信号决定了是否允许数据通过8286。在8086/8088系统中，OE端和CPU的DEN端相连。 当系统中CPU 以外的总线主控部件对总线有请求，并且得到CPU允许时，CPU的DEN和DT/ R 端呈现高阻状态，从而使8286 各输出端也成为高阻状态。 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND Vcc(+5V) A15 A16/S3 A17/S4 A18/S5 A19/S6 SS0 MN/MX RD READY RESET HOLD( RQ/GT0) HLDA( RQ/GT1) WR( LCCK) IO/M ( S2) DT/R( S1) DEN( S0) ALE( QS0) INTA( QS1) TEST 1 2 3 4 5 6 7 8 9 10 11 20 12 13 14 15 16 17 18 19 40 39 38 37 36 35 34 33 32 31 30 29 27 26 25 21 8088微处理器 28 24 23 22 (1)AD7~AD0 数据总线为8条。 (2)M/IO管脚定义相反。 (3) BHE改为SS0。 4.存储器组织 8086系统中存储器的结构 8088系统中存储器的结构 4.1 8086系统中存储器的结构 存储地址相当于房间号码，而其中存储 的数据才是我们要存取的具体内容。 右图所示的存储单元地址为：12356H 该单元中存储的数据为：25H 25H 36H 00000H FFFFFH 12356H 程序中的表示形式为：[12356H]=25H 如果存放的是字，则其表示形式为： [12356H]=3625H 注意：字的高位存放在大地址单元，低位存放在小地址单元。程序中说明是字数据还是字节数据。 4.1 8086系统中存储器的结构 25H 36H 00000H FFFFFH 12356H 512K×8位 奇地址 存储体 （A0=1） 512K×8位 偶地址 存储体 （A0=0） 15 8 7 0 00000H 00000H 00000H 00000H FFFFEH 00001H 00003H 00005H 00007H FFFFFH 字节交叉编址 4.1 8086系统中存储器的结构 CS A1~A19 高位（奇数）库 512K×8 D0~D7 CS A1~A19 低位（偶数）库 512K×8 D0~D7 A1~A19 A0 BHE D8~D15 D0~D7 第二章 8086/8088微处理器及其结构 8086/8088内部结构 存储器结构 8