QuartusⅡ6.0器件编程实验.pptVIP

QuartusⅡ器件编程 一、编程硬件与编程模式 Altera公司编程硬件有MasterBlaster、ByteBlasterMV、ByteBlasterⅡ或USB-BlasterⅡ下载电缆和Altera编程单元。 我们采用的是ByteBlasterMV下载线。 QuartusⅡ器件编程实验 选择实验板模式为模式1. 输入值分别从数码管1、2、3、4显示出来。每个数码管显示一个16进制数，即4位的二进制数，我们的4位加法器电路，为方便管脚配置，我们选择键1输入4位被加数，键4输入4位加数。键7或键8用于输入1位二进制数，我们选择键7用于原始进位。 输出值可从数码管5、6、7、8上输出，每个数码管显示一个16进制数，即4位的二进制数，我们的选择数码管5、6，其中数码管5用于显示输出和，数码管6显示进位。 QuartusⅡ器件编程实验 QuartusⅡ器件编程实验 管脚映射关系 QuartusⅡ器件编程实验 二、器件设置和引脚锁定 1.器件选择 2.选择配置器件的工作方式 3.选择配置器件 4.选择闲置引脚的状态 5.引脚的锁定 QuartusⅡ器件编程实验 文件编译后会生成后缀名未sof和pof两种格式的文件，sof格式文件用于下载到FPGA里用，但是系统重启后，数据就消失了，主要用于调试。pof格式文件用于下载到FPGA的配置芯片中，系统重启后，FPGA可以从配置芯片中调入数据，保证FPGA芯片实现应有功能。 QuartusⅡ器件编程实验 三、编程下载设计文件 编程模式有四种，JTAG、AS、PS、In-Socket。我们掌握常用的两种，JTAG模式和主动串行模式（AS Mode）。 AS由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列.如EPCS1,EPCS4配置器件专供AS模式，目前只支持 Cyclone系列。使用Altera串行配置器件来完成。Cyclone期间处于主动地位，配置器件处于从属地位。 QuartusⅡ器件编程实验 PS则由外部计算机或控制器控制配置过程。通过加强型配置器件（EPC16，EPC8，EPC4）等配置器件来完成，在PS配置期间，配置数据从外部储存部件，送入FPGA。 JTAG接口是一个业界标准,主要用于芯片测试等功能,使用IEEE Std 1149.1联合边界扫描接口引脚，支持JAM STAPL标准，可以使用Altera下载电缆或主控器来完成。 QuartusⅡ器件编程实验 ByteBlasterMV只支持PS和JTAG 。 BBII支持三种下载模式:AS 、PS、 JTAG 1.JTAG模式编程下载 此模式用编译好的SOF格式文件对FPGA器件进行配置。 （1）硬件连接 （2）打开变成窗口、选择编程模式和配置文件 （3）设置编程器 （4）下载 注意：下载文件右侧的第一个编程项目复选框要选上 QuartusⅡ器件编程实验 2、主动串行编程模式（AS mode） 此模式将POF格式文件下载到专用配置芯片EPCS1和EPCS4中，系统重新启动后配置数据不会消失。需ByteBlasterⅡ下载线。 （1）硬件连接 （2）打开变成窗口、选择编程模式和配置文件 （3）设置编程器 （4）下载 * * * * *