集成组合逻辑电路实验.pptVIP

* 实验三 集成组合逻辑电路实验 一．实验目的 ⑴ 掌握中规模集成电路的逻辑功能。 ⑵ 掌握并熟悉利用中规模集成电路进行组合逻辑电路的设计方法。 二．实验设备与器材 逻辑学习机一台 集成电路芯片： 74LS138 3—8线译码器 74LS20 双四输入与非门 74LS151 8选1数据选择器 三．实验内容 1.集成电路芯片 74LS138 集成电路芯片74LS138是一个3线-8线译码器。其引脚排列如图所示。 当使能端G1为为1；使能端G2A和G2B为为0时，译码器处于工作状态。否则，译码器不工作。 其中： A、B、C为二进制代码输入端； Y0～Y7为译码器输出端；低电平有效。 G2A、G2B 、G1为使能端； VCC为电源端； GND为接地端 （1）逻辑功能测试 令G1=1；G2A=G2B=0，在二进制代码A、B、C输入端输入相应 的数据，观察译码器输出Y0～Y7的状态，记录与下表中。 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A B C 输 出 输 入 （2）试用74LS138和与非门设计一个全加器。 要求：画出逻辑图 ，连接电路，进行实验，列出真值表并记录实验结果。 其中： A、B、C为二进制代码选通输入端； D0～D7为数据输入端； Y为输出端； W为Y的互补输出端； G为使能端；低电平有效； VCC为电源端； GND为接地端。 2.集成电路芯片 74LS151 集成电路芯片74LS151是一个8选1数据选择器。 其引脚排列如图所示。 （1） 逻辑功能测试 令G1=1，数据输入端D0～D7输入不同的数据，在二进制代码A、B、C、选通输入端输入相应的选通信号，观察数据选择器输出Y的状态，记录与下表中。 1 1 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 × × × 1 A B C Y W 选 通 使 能 G 输 出 输 入 （2）试用74LS151设计一个四变量的奇校验电路，即当输入奇数个1时，输出为1，否则输出为0。 要求： 列出真值表，写出逻辑表达式；画出逻辑图 ；连接电路，进行实验，列出真值表记录实验结果。 四．思考题 1.如果3-8译码器的输出不是低电平有效，而是高电平有效，实现全加器应如何设计？画出相应的逻辑电路。 2.用74LS151数据选择器实现组合逻辑电路时，它的使能端G应如何处理，悬空可以吗？