胡伟武对龙芯2设计的经验教训总结.pptVIP

实践是最好的课堂龙芯处理器设计的启示 胡伟武 提 纲 龙芯处理器简介 知耻而后勇的性能提高过程 Simulation-Silicon Correlation（硅是检验设计的唯一标准） Balanced Design（要统筹兼顾） Optimization（要重点突出） Pico-Architecture Design（面向工艺的结构设计） “十五”期间龙芯的跨越发展 2001年5月：正式启动龙芯CPU的研制 2002年8月：研制成功龙芯1号 是我国第一个通用处理器芯片，结束了中国计算机“无芯”的历史 龙芯2号处理器的每年性能提高三倍 2003年10月龙芯2B：性能是龙芯1号的3倍 2004年12月龙芯2C：性能是龙芯2B的3倍 2006年03月龙芯2E：性能是龙芯2C的3倍 龙芯2E主频最高达到1GHz，在64位单处理器设计方面达到了世界先进水平。 龙芯处理器芯片的创新跨越 SPEC CPU2000分值（Peak） 龙芯2号处理器核特点 MIPS64兼容，增加SIMD型多媒体指令以及X86虚拟机指令 四发射超标量结构，两个定点、两个浮点、一个访存部件 每个浮点部件都支持全流水浮点乘加运算 访存部件支持128位存储访问，虚地址和物理地址各为48位 支持寄存器重命名、动态调度、转移预测等乱序执行技术 64项全相联TLB，独立的16项指令TLB，可变页大小 一级指令Cache和数据Cache大小各为64KB，4路组相联 支持Non-blocking访问及Load-Speculation等访存优化技术 支持Cache一致性协议，可用于片内多核处理器 指令Cache实现奇偶校验，数据Cache实现ECC校验 支持标准的EJTAG调试标准，方便软硬件调试 标准的128位AXI接口 龙芯2号IP（GS464） 从CPU到SOC 龙芯2F 90nm GP CMOS工艺, 1.0GHz 龙芯2号处理器核 64位、四发射、乱序执行 MIPS III兼容 64KB+64KB L1 512KB L2 双/单精度浮点运算40/80亿次/秒，SPEC CPU2000 分值 500分 5100万晶体管，面积43mm^2 333MHz DDR2控制器 32位133MHz PCIX/66MHz PCI Local IO及GPIO控制器. 低功耗设计：3-5w@1GHz，功耗管理功能 已经开始百万量产 龙芯2G：终结者 龙芯处理器结构设计心得 短短7年走过了处理器结构设计近二、三十年的发展历程，难得有这样的经历 结构设计可以采用跨越的方法（如龙芯1号采用动态调度、龙芯2号采用四发射乱序执行），但认识的提高，经验的增长是无法跨越的 “小步快跑”的技术路线加速了认识提高和经验增长的过程 寓乐于苦，每个芯片流片成功只能有1-2天的短暂欢乐，但是够了 硅是检验结构设计的唯一标准 模拟器是处理器结构设计的重要平台 龙芯1号和龙芯2号采用“可执行”的结构设计的理念，以模拟器作为结构设计的文挡 FPGA验证是龙芯流片前的支柱性验证平台 可以在真实的主板上运行，因而更加准确 模拟器和FPGA在性能分析方面的欺骗性 影响性能的结构参数相当复杂，模拟和仿真一般集中在几个“重要”参数 设计人员的经验不足导致参数的设置不准确 设计人员的良好愿望导致倾向性，忽略对自己不利的因素，挖掘对自己有利的因素 Experience 1: Correlation between Simulation and Silicon 龙芯1号FPGA性能可比50MHz的Intel 486 预期200MHz的龙芯1号性能可比200MHz的P2 500MHz龙芯2C的性能预期为1GHz的P3 500MHz的MIPS R10000和Alpha 21264能够达到 实际都比预期的性能低1倍 FPGA的访存延迟过于乐观 龙芯2C的项目没有验收 龙芯2E比龙芯2C主频提高1倍，性能提高2倍 FPGA和硅片的参数校准 在龙芯2C中，对FPGA和真实芯片性能进行了认真的校准（张福新论文） 即便如此，仍有部分程序有10%的差距 龙芯2E在FPGA阶段对SPEC CPU2000分值进行评估，使用了比较保守的延迟参数后，性能仍然高估10%-20% 忽略了访存冲突 良好的愿望 细节决定成败 龙芯2C的四路Cache随机替换计数器问题 2倍频和4倍频的时候四路变成二路 Experience 2: Correlation between Software and Hardware 功能部件的调度 ALU1和ALU2公共指令：加减、逻辑运算 前人的结果移位指令使用不多，但gcc使用移位指令实现简单乘法 公共指令的调度：R10000根据目标寄存器号调度，导致不平衡 性能提高5%以上 设计要统筹兼顾 一般的结构研究专注于考虑结