三主存储器for09.pptVIP

第三章 内部存储器 概述（3.1） 教学指导 存储位元、存储单元、存储器的概念 基本存储器件及其差别（存取介质、存取方式、存储内容可变性、信息已失性） 本章要学习的内容 了解基本的半导体存储器件（3.2-3.51）：非重点 用SRAM、ROM构造一个简单的存储器：重点 多模块交叉存储器：重点 Cache存储器：重点 怎样的存储器是好的？（讲述） 大容量、高速度、低成本 存储器的容量、速度、成本指标 存储器分级（讲述） 基本存储器件 RAM(SRAM芯片、DRAM芯片) ROM(MROM、PROM、EPROM、E2PROM) FLASH 磁盘、磁带、光盘 存储器的指标 容量 b、B、KB、MB、GB、TB 速度 存取时间（ns）、存取周期(ns) 带宽(b/s, B/s) 价格 单位容量的价格（$/b） 存储器的分级（好的存储器的构造方案） 存储器的分级结构： Cache（高速缓冲存储器）、主存、外存（Cache与主存合称内存）：图3.1 分级的益处 价格：$/KB 容量、速度 程序访问的局部性原理 存储系统工作原理 程序访问的局部性原理 程序访问的局部性原理 指程序在执行过程中的一个较短时期内，所执行的指令地址和指令的操作数地址，分别局限于地址空间的一小部分。 两种局部性：（a)时间局部性：如果某个数据项被引用，那么可能很快再次被引用，即一条指令的一次执行和下次执行，一个数据的一次访问和下次访问都集中在一个较短时期内；(b) 空间局部性：如果某个数据项被引用，那么与它地址相近的数据项可能很快被引用，即当前指令和邻近的几条指令，当前访问的数据和邻近的数据都集中在一个较小区域内。 ? 局部性原理的具体体现 程序在执行时，大部分是顺序执行的指令，少部分是转移和过程调用指令。 （空间局部性） 过程调用的嵌套深度一般不超过5，因此执行的范围不超过这组嵌套的过程。（空间局部性） 程序中存在相当多的循环结构，它们由少量指令组成，而被多次执行。（时间局部性） 程序中存在相当多对一定数据结构的操作，如数组操作，往往局限在较小范围内。（空间局部性） 半导体存储器（3.2-3.51） RAM(SRAM芯片、DRAM芯片) ROM(MROM、PROM、EPROM、E2PROM) FLASH 半导体存储芯片的基本组成 SRAM芯片 讲解图3.2 存储位元：触发器 讲解存储单元的概念 外引脚：存储容量与存储字长的计算 讲解图3.3 逻辑符号图（b）：存储容量、存储字长的计算； “有效”的概念及功能 讲双译码与单译码 DRAM芯片 图3.6 DRAM存储位元的记忆原理 图3.7 (a)管脚图：信号分类；容量计算； DRAM的刷新 什么叫刷新？图3.6:先从存储位元中读出信息，再将读出的信息写回位元；图3.7：刷新操作是按行刷新的 刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍，这一段时间间隔交刷新周期；即相邻两次芯片刷新所需要的时间间隔。常见的刷新周期：8ms、16ms、某些可以大于100ms. 标准刷新操作有两种：只用RAS信号（需要外部刷新地址读数器），CAS在RAS之前（芯片内部有刷新地址计数器，每一次刷新操作自动加1） 刷新方式有二种：集中式、分散式；假设刷新周期是8ms，以图3.7为例来讲 DRAM控制器：为刷新提供硬件支持 DRAM读写校验：P79图3.16 SRAM与DRAM比较 DRAM优点 同样大小的芯片，DRAM的集成度远高于SRAM； DRAM行列地址分两次送，减少了芯片引脚，也减小了封装尺寸； DRAM功耗为SRAM的1/6，价格为SRAM的1/4 DRAM缺点 DRAM因为使用电容，所以速度比SRAM低； DRAM需配置再生电路，要消耗一部分能量。 应用 DRAM被广泛用于构造主存 SRAM多用于构造Cache 主存的组织技术（重点） 存储器容量扩展（课本P73的例2、例3） 简单存储器的构造（补充） 多模块交叉的存储器(3.5.2) Cache(3.6) 存储器容量扩展 两种：位扩展、字扩展 课本P73的例2、例3 课本P78图3.15 简单主存的构造（重点讲）：用SRAM和ROM芯片 例：CPU的地址总线16根(A15—A0，A0为低位)，双向数据总线8根(D7—D0)，控制总线中与主存有关的信号有MREQ(允许访存， 低电平有效)，R/W(高电平为读命令，低电平为写命令)。 主存地址空间分配如下：0—8191为系统程序区，由只读存储芯片组成；8192—32767为用户程序区；最后(最大地址)2K地址空间为系统程序工作区。上述地址为十进制，按字节编址。 现有如下存储器芯片：EPROM：8K×8