第五讲 基本逻辑门分析.pptVIP

第5章 基本逻辑门分析 集成电路设计系列 本章概要 反相器的直流特性 反相器的开关特性 NAND/NOR直流特性 NAND/NOR开关特性 数字逻辑门的输出从高电平下降到低电平的时间tHL就是上升时间tf；从低电平上升到高电平的时间tLH就是下降时间tr 若负载电容CL大于本级的寄生电容CFET，则反相器的下降时间tf只与nFET的寄生参数有关，上升时间tr只与pFET的寄生参数有关，二者均正比于负载电容CL 最大信号频率 在负载固定时，要tr、tf小，就要W/L大。要开关速度快就要消耗更大的面积。 在负载固定时，要tr=tf，就要求βn=βp且VTn=VTp。nFET和pFET的沟道宽长比之比决定了中点电压VM，而它们各自的值分别决定了开关时间tf和tr 与非门、或非门的延迟时间可统一用下式表达 其中，t0、t1、α0、α1取决于FET的寄生电阻和寄生电容 在尺寸相同的条件下，与非门的下降时间大于上升时间（tftr）,而或非门的下降时间短于上升时间（trtf） 开关延迟随扇出FO的增加而增加，亦随扇入FI的增加而增加 逻辑门的电特性（直流、开关等）取决于 工艺变量：主要是FET的迁移率和氧化层厚度 设计变量：主要是FET的宽长比 设计目标 先：开关时间（使tr≈tf) 后：传输特性（使VM≈VDD/2) 设计次序 根据nFET-pFET的宽长比决定开关时间 根据nFET与pFET的宽长比之比决定传输特性 设计依据 以反相器作为参照标准，尽量使其它门的开关时间及传输特性靠近反相器 在大多数电路中可用于替代传输门 优点：面积小，互连简单，速度快 缺点：不能通过全程电压（0，VDD） 高噪声容限 逻辑低电平VOL为电路最低电位GND 逻辑高电平VOH为电路最高电位VDD 几乎无静态功耗 稳态下不存在从VDD到GND的电流通路 上升时间和下降时间相当 只要合理设计pFET和nFET的尺寸比，可以使上升时间=下降时间 无比逻辑 逻辑电平与器件的相对尺寸无关 低输出阻抗、高输入阻抗 稳态下输出总与VDD或GND联通 稳态下输入电流几乎为零 END 第5章 基本逻辑门分析 思考题 请解释VOH、VOL、VIH、VIL的含义？后二者的取值与前二者的取值有何不同？ 5.6 传输门与传输管 传输管:瞬态响应 0 0.5 1 1.5 2 0.0 1.0 2.0 3.0 Time [ns] V o l t a g e [V] x Out In 5.6 传输门与传输管 传输管电平恢复:方法1 A = 2.5 V B C = 2.5 V C L A = 2.5 V C = 2.5 V B M 2 M 1 M n 传输高电平有损失 VB=2.5V-VTn 传输高电平无损失 但因NMOS的阈值电压大于PMOS，可能引发静态功耗 5.6 传输门与传输管 传输管电平恢复:方法2(1) M 2 M 1 M n M r Out A B V DD V DD Level Restorer X 传输高电平无损失 但Mr会增大电容，出现有比问题 0 100 200 300 400 500 0.0 1.0 2.0 W / L r =1.0/0.25 W / L r =1.25/0.25 W / L r =1.50/0.25 W / L r =1.75/0.25 V o l t a g e [V] Time [ps] 3.0 电平恢复管尺寸对延迟的影响 5.6 传输门与传输管 传输管电平恢复:方法2(2) 5.6 传输门与传输管 传输管电平恢复:方法3 Out V DD V DD 2.5V V DD 0V 2.5V 0V 注意漏电流的存在 5.6 传输门与传输管 nFET传输管的延迟时间 传输逻辑1 传输逻辑0 5.6 传输门与传输管 nFET和pFET的比较(1) 传输高电平 1/6 6 传输低电平 pFET传输管 nFET传输管 5.6 传输门与传输管 nFET和pFET的比较(2) nFET传输管 pFET传输管 5.7 CMOS逻辑电路特点 5.2 反相器的开关特性 延迟随VDD的变化 5.2 反相器的开关特性 延迟随器件尺寸的变化 Self-loading effect: Intrinsic capacitances dominate (for fixed load) 5.2 反相器的开关特性 延迟随器件尺寸比的变化 b = Wp/Wn 5.2 反相器的开关特性 延迟随上升时间的变化 5.3 NAND/NOR直流特性 与非门:电路结构 所有nFET的宽长比相同 所有p