第3章 内存与IO访问(ARM).pptVIP

微机接口技术 Email：yuanfei@xmu.edu.cn 内容纲要 存储器的系统机制 存储系统地址分配 DMA数据传输机制 一、存储器的系统机制 Email：yuanfei@xmu.edu.cn 1、存储器的接口方式 复杂的嵌入式系统存储器系统的组织结构： 寄存器； Cache； 主存储器； 辅助存储器； 简单的嵌入式系统存 储器系统的组织结构： 寄存器； 主存储器； 2、存储器分类 根据存取方式划分两类： 随机存储器（RAM）； 可以读，可以写；存储器任意地址读写； 只读存储器（ROM）； 数据不会掉；只能读取；通常存储程序和常量； （1）随机存储器（RAM） 静态随机存储器（SRAM） SRAM读写速度较快； SRAM功耗较大； 动态随机存储器（DRAM） DRAM集成度较大； 存储容量大； DRAM需要周期刷新 （接口电路中最大区别） （2）只读存储器（ROM） 掩模编程只读存储器； 芯片生产时候即写入特定程序或数据； 现场可编程只读存储器； 可根据需求编程写入程序或数据； EPROM、EEPROM、FLASH（NOR、NAND） 3、高速缓存机制（Cache） Cache 高速缓存是小型、快速的存储器，价格昂贵. Cache控制器: 微处理器用于控制访问高速缓存及主存系统的桥梁。 地址映射机制 主存与高速缓存之间以块为单位交互数据，通过地址映射，把主存中的数据按照规则装入高速缓存中，并建立主存地址到高速缓存地址之间的对应关系。 4、存储管理单元 存储管理单元（MMU） — 将主存地址从虚拟存储空间映射到物理存储空 间； — 存储器访问权限控制； — 设置虚拟存储空间的缓冲特性； 二、存储系统地址分配 Email：yuanfei@xmu.edu.cn 1、SRAM的寻址 SRAM保存的信息在通电状态下也不会丢失的，且SRAM芯片的地址引脚就是与芯片内部存储容量对应的。 不需要刷新，因此考虑的核心接口问题是地址分配问题。； 此外，需要考虑的是数据总线的宽度。 2、DRAM的寻址 DRAM保存的信息在通电状态下也会随时间推移而丢失。接口电路出了要保证正确寻址外，还必须维护存储器中的数据。 地址信号分成了：“行地址”和“列地址”两个部分，地址引脚有些是有复用功能的。 需要配合使用行地址选通、列地址选通信号，以及存储块的地址。 3、NAND Flash 的寻址 NAND Flash多用来作为辅助存储器，存储系统的引导程序代码，以及存储系统应用程序文件（类似PC机磁盘）； NAND Flash接口引脚多用串行I/O方式，且缺乏统一规范。大致分成三类：数据引脚（复用，地址引脚、数据总线、命令输入）、控制引脚和状态引脚。 4、I/O 端口的寻址 I/O端口或部件寻址常用两种方法，即：存储器映射法和I/O隔离法。 存储器映射法： 将I/O端口部件等价为存储器的一部分；总线中通过地址译码实现分配； I/O隔离法： 总线中利用控制信号实现分配。不需要占用存储器的地址空间。 5、存储器实例 — S3C2410 S3C2410（ARM920T内核）存储空间 （1）0号存储块设置 第0号存储块可外接SRAM类型存储器或者具有SRAM接口特性的ROM（如NOR Flash）。当0号存储块作为ROM区完成引导装入工作时（从0x0启动），其总线宽度应在第一次访问ROM前根据OM1，OM0组合确定。 （2）1~7号存储块 1号~5号存储块也可以外接SRAM类型存储器或者具有SRAM接口特性的ROM存储器（如NOR Flash），数据总线8位、16位、或32位； 6号、7号也可，特点在于块容量可变，且7号存储块的起始地址可变。 （3）外部存储接口 OM1，OM0引脚接地，即OM0=0，OM1=0； DATA0~DATA31：数据总线，共32位； ADDR0~ADDR26：地址总线，27根，支持128MB地址； 存储块控制信号：通过内部，由地址信号ADDR27~ADDR29译码产生。用以选择各存储块。 （4）总线宽度与WAIT控制寄存器 BWSCON寄存器用来设置各存储块的数据宽度，以及是否使能nWAIT。 功能精炼介绍 — 配置0 ~ 7号存储块宽度（0号无8位，其余有）； — 配置1 ~ 7号存储块是否用UB/LB方式； — 配置1 ~ 7号存储块是否使用WAIT状态 WAIT状态 如果使能，则nOE的